RFSoC ZU47DR 使用指南

最新推荐文章于 2025-03-08 22:50:44 发布

李博士谈射频

最新推荐文章于 2025-03-08 22:50:44 发布

阅读量923

点赞数 10

文章标签： fpga开发

本文链接：https://blog.csdn.net/qq_25428313/article/details/145304147

版权

1 概述

RFSoC ZU47DR 这个是赛灵思的第三代高端芯片，集ARM、FPGA、14位5Gsps ADC、14位10Gsps与一体，但一块开发板通常较贵，对于广大爱好者属于咬咬牙也没法上手的程度，这里我们便满足大家的好奇心，将该芯片的一些射频性能测试给大家看看。但为了篇幅不要过长，这里就懒得测试一些大家都知道的功能了，挑一些别人很少测试的部分来给大家看看。

2 性能指标

2.1 串扰

TX1满幅输出1GHz信号：功率-1.7dBm；同时测试TX2/RX1/RX2端口信号：功率-102.3dBm，计算得到串扰抑制度≥100dBc。

2.2 固定杂散

将DAC的输出置零，频谱仪RBW调到100Hz和20Hz，观测到时钟杂散幅度≤-105dBm：

DAC射频采样率为9830.4MSPS，采样率杂散功率≤-90dBm：

2.3 输出杂散

下面展示输出1GHz单音杂散：满幅输出状态下输出功率-1.94dBm；二三次谐波抑制≥55dBc；第二奈区抑制度≥45dBc；其余杂散抑制度≥85dBc。

3.5GHz单音杂散：输出功率-4.8dBm，非谐波杂散抑制度≥70dBc，第二奈区抑制度≥-12dBc。

2.4 相噪

1GHz输出相噪-120dBc/Hz@10kHz：

3.5GHz输出相噪-110dBc/Hz@10kHz：

2.5 宽带信号

120MHz@1.35GHz CF：带内增益波动≤2dB；ACPR≤-73dBc

1200MHz@3.6GHz CF；带内增益波动≤3dB，ACPR≤-59dBc

www.amplustech.com

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

李博士谈射频

关注关注

10
点赞
踩
9

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

XILINX RFSoC全面解析（一）——芯片介绍

lightninghenry的博客

09-24

2万+

受限于摩尔定律与安迪-比尔定律的失效，半导体行业不得不另辟蹊径来发展芯片，XILINX公司的UltraScale++ ZYNQ系列的RFSoC芯片就是一款典型的代表，这款芯片将射频ADC、DAC、ARM、FPGA等集于一体。这是目前芯片行业的主流，大家都在做这种异构芯片。为什么要做异构芯片？首先非异构的芯片已经快发展到顶了，比如CPU，现在主频上不去了，16核再往上加也很难了，所以你必须重新开辟发展道路。其次就是异构芯片还挺有市场，很多应用场合都希望小型化低功耗，以前用一块电路板能完成的事情现在最好

RFSoC全面解析（七）—— ZCU111 RFSoC射频数据转换器评估工具快速启用指南

lightninghenry的博客

01-06

3818

XINLIN公司为ZCU111开发板提供了一套评估工具，在WIKI论坛上有几篇文章来描述怎么使用这个评估工具，以下内容是准备步骤的简单翻译。主要步骤我标记为了红色，方便大家快速上手。红色字是我加的，不是原文中的。目录修订历史特征矩阵表概述要求硬件设计工具和软件下载、安装和许可 ZCU111包装位置设计文件 two thousand and eighteen point three two thousand and nineteen point.

参与评论您还未登录，请先登录后发表或查看评论

TQRFSOC开发板47DR，100G光口自环测试

mcupro的专栏

08-23

644

RFSOC 47DR上有两个100G光口，标号分别是128和129，测试时需要选择对应的测试文件，光口模块也需要插入，具体位置如下图所示。打开vivado的硬件管理器，烧写比特流时需要添加测试文件一同烧写，比特流文件与测试文件我都会提供在文章末尾。若比特流文件与测试文件在同一文件夹内，添加比特流后会自动添加测试文件。此测试使用光口自环模块实现硬件互联，FPGA中进行25Gbps收发校验，通过vivado的硬件管理器烧写比特流，查看传输误差与眼图。连接后就可以看到自环的详细信息，每个通道的错误率，传输速度。

赛灵思 XCZU47DR-2FFVE1156I XilinxFPGA Zynq UltraScale+ RFSoC 高速直接射频采

最新发布

2403_90082736的博客

03-08

1141

赛灵思 Xilinx XCZU47DR-2FFVE1156I Zynq UltraScale+ RFSoC 存储配置：外置 DDR4（4GB）、eMMC（32GB 可扩展至 128GB），以及 FPGA 内置 8GB HBM（带宽 460GB/s），（射频片上系统）专为高性能信号处理与射频集成设计，广泛应用于通信、直接射频采样：集成高性能 ADC（5.0 GSPS）和 DAC（9.85 GSPS），支持 6GHz 以下频段的直接射频信号处理，高速运动控制：通过 ARM 实时核（Cortex-R5）

西安彼睿电子-数模混合系统解决方案的配套服务商 Zynq UltraScale + RFSoC

weixin_57025922的博客

01-05

1983

西安彼睿 IW-RFSOC-47DR 数模混合信号处理卡，采用 Xilinx ZYNQ UltraScale + RFSoC ZU47DR，可以访问大型 FPGA 门密度，8 个 ADC / DAC 端口，可扩展 I / O端口和 DDR4 内存，适用于各种不同的可编程应用，带有 ZU47DR FPGA 的彼睿板卡IW-RFSOC-47DR 由 8 个 14 位，采样率 5GSPS ADC 和 8 个 14 位，采样率 10 GSPS DAC端口提供支持。

TQRFSOC开发板47DR ADC输入采集测试（二）

mcupro的专栏

08-31

1043

使用方法如下所示，在plot_spec_m.py 后跟随的输入参数为ADC通道号，我上面接入的是ADC通道2，所以后面的参数为2。本章内容将介绍如何使用RFSOC 47DR 进行ADC输入采样测试，我们这边提供三个ADC输入采样的python程序，实现8路通道的ADC采样解析数据，并且在时域与频域上显示出示波器与频谱仪的效果。如下图所示，我使用的是100M输入，接到ADC2，可以看到绿色代表的是ADC通道2，其他通道没有输入，幅度几乎为0。运行截图如下所示，上面8个为时域波形，下面8个表示频域的频谱。

Xilinx RFSOC ZU27DR 或 ZU47DR板卡

FPGA_ADDA的博客

02-07

764

8通道ADC + 8通道DAC PCIe数据处理卡基于 Xilinx RFSOC ZU27DR 或 ZU47DR 8 通道 ADC 采样 8 通道 DAC PCI Express x8 GEN3 Interface 4 核ARM Cortex-A53 处理器，主频最高 1.3G

RFSOC47DR-8通道ADC + 8通道DAC 多路光纤卡

FPGA_ADDA的博客

10-14

1061

RFSOC板卡采用射频直接采样结构，带有八个独立的发射器和接收器通道。频率接收范围1M~ 6G。发送最大频率6 G。接收器当采用单通道模式时，最大采样率为5G/s，最大接收通道为8个，正交模式时，接收通道为4个，最大采样率为9.85Gsps，ADC量化位数为14位。发送器最大采样率为9.5 G/s，八个发送通道，量化位数为14位。可以使用外部参考时钟，堆叠方式组成更大的接收发送阵列。支持双路40G/100G QSFP28。

RFSOC 47DR VPX 8收8发板卡

jingjiankai5228的博客

05-19

747

ADC主要软件工作量在于完成芯片校准的处理，主要是FS/N的特殊点校准。

Xilinx RFSOC 47DR 6收6发信号处理板卡

jingjiankai5228的博客

06-02

2582

 PS端或者PL端可选挂载一片EMMC芯片，可用于存储程序或者PL直接逻辑访问（跳线可选）； PL端搭载一组32Bit DDR4,容量为2GB,最高支持速率：2400MT/s； PL端挂载2路4X QSFP+接口，最大支持25*4Gbps； PS端支持一路UART(转接成USB接口)； PL端挂载一路uart 422接口； PS端挂载SD接口，用于存储程序； PS端外接一路USB3.0接口； PL端支持2对Can收发接口； PL端挂载两路SATA接口； PL端挂载两路SFP接口；

TQRFSOC开发板47DR，ADC与DAC测试

mcupro的专栏

08-17

824

本历程实现从ADC的8个通道分别输入，然后通过DAC的8个通道输出进行测试，检测16个通道是否可用。使用SW拨码开关选择输入通道，8个输出通道同时输出。插入电源，设置ADC输入通道，把10M时钟输入插入对应的通道，使用示波器查看是否有输出，如下所示为10M DAC输出波形。ADC通道需要使用SW拨码开关进行选择，↓↓↓↓为0，使用通道0做为输入，↓↓↓↑为1，使用通道1做为输入。把我提供的启动文件（文章末尾的网盘连接中）复制到SD卡，并且插入开发板，启动模式设置为SD卡启动：↑↑↑↓。

RFSoC选型手册ZYNQ ultrascale+

09-22

- **Gen3**：如ZU39DR、ZU42DR等高级型号，提供了更多的ADC/DAC通道以及更高的采样率，适合对性能有更高要求的应用场景。每种型号在ADC/DAC的数量、采样率、可编程逻辑资源、高速接口等方面有所不同，用户可以根据...

南京芯麒电子-基于ZU47DR的高性能PCIE数据采集卡

m0_63776781的博客

01-15

533

该平台搭载有16nm工艺的Zynq UltraScale+ RFSoC系列主器件ZU47DR,该器件集成数千兆采样RF数据转换器和ARM® Cortex®-A53处理子系统和UltraScale+可编程逻辑，是一款单芯片自适应射频平台。PCIe板卡金手指可以提供75W电力，不需要额外接辅助电源；PCIe金手指，支持PCIe x16配置，兼容PCIe x8，PCIe x4配置；主芯片启动的SD卡，可以通过模式选择切换；供电：PCIE或12V供电；主芯片PS外挂的DDR4；主芯片PL外挂的DDR4；

软件无线电射频数据采集 Zynq UltraScale+ RFSoC 方案测试平台 XCZU47DR

FPGA_ADDA的博客

11-18

1514

采用 Zynq UltraScale+ RFSoC Gen3 系列 XCZU47DR FPGA 芯片，集成射频直接采样数据转换器、FPGA 逻辑、完整的 ARM 处理器子系统和高速收发器。支持 8 路 14bit RF-ADC，最大采样率可达 5GSPS，8 路 14bit RF-DAC，最高采样率可达 9.85GSPS，射频输入输出频率响应全面支持 6GHz 以下频段。

ZU47DR 100G光纤高性能板卡

FPGA_ADDA的博客

02-08

2109

板载2个Mini USB型式的UART串口分别对应PS和PL端，1个排针式CAN 接口和1个排针式485接口。1个JTAG调试接口，1个DP视频接口，1个千兆网口和2个Type C的USB3.0接口。板载的MMCX连接器最大可提供8路ADC接收和8路DAC发射通道；支持ADC外部差分时钟输入和DAC差分时钟输出；支持外参考时钟、外同步和外触发信号；支持GPS和秒脉冲PPS信号。板载2个QSFP28形式100Gb高速光纤接口，以及一个M.2型式的SATA接口，一个SD卡和一个多路GPIO对外接口。

TQRFSOC开发板47DR GPIO 按键小灯测试

mcupro的专栏

09-26

332

双击ZYNQ核，添加GPIO外设，参考原理图可以看到，LED1~LED4使用的时MIO40~MIO43，其他4个LED与KEY使用的都是EMIO，所以配置修改为如下图所示。确认完成引脚绑定无误后，生成bit文件和创建vitis项目以及创建hello world工程模板，这些步骤与hello world 例程相同，就不在此处重复演示。修改完成后编译生成BOOT.BIN文件，流程可参考hello world例程，将BOOT.BIN文件放在SD卡中，启动模式设置为SD卡启动，插上电源。

TQRFSOC开发板47DR LWIP自环测试 GEM3

mcupro的专栏

08-29

647

若板卡的网线与路由器等设备设备连接，而不是与电脑直接连接时，需要修改板子的IP地址。我的本地IP网段为5，所以我这里IP地址需要需要修改为192.168.5.*，IP的最后一位不要与其他设备冲突，网关需要修改为192.168.5.1。使用开发板的网口与电脑或路由器等设备连接，使开发板与电脑在同一局域网内，使用telnet工具连接开发板，进行LWIP自环测试。修改完成后编译并生成BOOT.BIN文件，把文件复制到SD中，并插入RFSOC板卡，启动模式设置为SD卡启动↑↑↑↓，插入串口，网线和电源。

基于RFSOC47DR FPGA的基带信号处理板(RFSOC_V30)

zhengzhiyi312的博客

05-24

2947

RFSOC数模混合信号处理卡，采用 Xilinx ZYNQ UltraScale+ RFSoC 27DR或47DR，实现了8路 ADC和8路DAC 端口，并支持外部同源参考时钟。对外J30J上支持27路双向GPIO、2组RS422、1组RS485、2组Uart以及1个千兆网口，27DR ADC最高采样率 4.096GSPS 和DAC最高采样率 6.5536 GSPS； 47DR的ADC采样率最高可达5GSPS、DAC最高采样率 9.8 GSPS，分辨率14bit。相比分立的ADC和DAC传统方式，此方式集成

RFSOC 47DR开发板

01-18

### RFSOC 47DR开发板概述 RFSOC 47DR开发板采用了Xilinx ZYNQ UltraScale+ RFSoC XCZU47DR芯片，集成了高性能的模拟前端和强大的可编程逻辑资源。这款开发板不仅提供了丰富的外设接口，还具备卓越的数据处理能力。 #### 硬件规格 - **处理器配置** - 内置64位四核ARM Cortex-A53应用处理器子系统 - 双核ARM Cortex-R5实时处理器子系统[^1] - **RF数据转换器** - 支持8路ADC输入通道，每通道最大采样率为5 GSPS - 提供8路DAC输出通道，每通道最高采样速率可达9.8 GSPS - JESD207高速串行链路用于连接外部射频设备 - 多种通用I/O端口包括但不限于SPI, I2C, UART等通信协议的支持 - 配备千兆以太网控制器以便于网络通讯 - GPIO引脚可用于自定义控制线路设计[^3] ```cpp // C++代码示例：初始化UART接口 #include "xuartps.h" int main(){ XUartPs_Config *Config; int Status; Config = XUartPs_LookupConfig(XPAR_XUARTPS_0_DEVICE_ID); Status = XUartPs_CfgInitialize(&Uart, Config, Config->BaseAddress); if (Status != XST_SUCCESS){ return XST_FAILURE; } // 更多操作... } ``` #### 使用教程对于初学者来说，可以从官方文档入手学习如何设置环境变量、安装必要的工具包以及编写简单的测试程序来验证硬件的功能性。随着技能水平提升，还可以探索更复杂的主题比如优化性能参数调整、实现特定应用场景下的算法部署等等。 ##### 安装指南确保已准备好Linux操作系统作为主机平台，并按照以下步骤完成基本软件栈构建： 1. 下载并解压Vivado HLS版本； 2. 设置环境路径指向新安装目录； 3. 执行命令`source settings.sh`加载所需库文件； 4. 启动IDE界面开始项目创建流程。 ##### 编程入门利用SDK（Software Development Kit），开发者可以通过图形化界面轻松地管理工程结构，同时也能借助预编译好的驱动函数简化底层交互过程。此外，在线社区论坛也是解决问题的好去处，那里聚集了许多经验丰富的工程师愿意分享自己的见解和技术心得。 #### 开发资源为了帮助用户更好地理解和掌握这款示范平台的应用技巧，制造商通常会提供一系列辅助资料，具体如下所示： - **技术白皮书**：深入剖析架构特点与优势所在。 - **参考手册**：详尽描述各个组件的工作原理及API调用方法。 - **案例研究**：通过实际项目的成功实施展示产品价值。 - **视频课程**：由资深讲师录制的教学影片，便于直观理解概念要点。