西安彼睿电子-数模混合系统解决方案的配套服务商 Zynq UltraScale + RFSoC

· RF-SoC平台特色

Zynq UltraScale + RFSoC 器件,该系列器件具有集成 ADC(最多 16 个 14 位通道,采样速率为 5.0 GSPS),DAC(最多 16 个 14 位通道,采样频率为 10GSPS),可配置逻辑元件,多处理器嵌入式 ARM Cortex-A53 应用处理单元(APU)和 ARM 实时处理单元(RPU)。集成所有这些设备可以将许多模拟信号处理动作(通常发生在数字接收机中的天线附近)转移到数字域中。这样做有助于降低 RF 信号处理链的复杂性,标准化一套灵活的硬件以满足各种应用需求,最大化输入/输出通道密度,而不会牺牲宽带宽并利用异构处理能力。来自彼睿电子的 IW-RFSOC-47DR 是第一款采用 RFSoC 器件的算法评估板,它提供了一种COTS 解决方案,可以提供 RFSoC 的优势,同时可以更有效地卸载数据并享受 COTS 带来的好处:用户获得尽可能快地部署,同时利用较低的拥有成本,生命周期支持和简化未来的技术插入。

· 降低射频信号链复杂性

具有多个信道的雷达和 EW 系统遭受成本和复杂性挑战,因为更多信道意味着更昂贵和大的 RF 信号上/下转换和信号调节。一种常见的解决方案是直接 RF 采样 - 比传统的模拟频率转换和滤波更灵活的方法。直接 RF 采样可以在数字域中实现,其消耗更少的功率并且通常成本更低。这意味着 RF 前端可以处理比传统模拟技术更宽的带宽,同时消耗更少的功率。与 RFSoC器件一样,在数据转换器中使用非常高的采样率意味着可以在靠近天线的位置完成大部分模拟滤波和调节,从而提供比过去更简单,更灵活的前端。

此外,由于 ADC 和 DAC 在历史上与可编程 FPGA 分开,因此需要高速接口才能在器件之间进行通信。近年来,JESD204B 一直是一种常见的高速串行接口 - 但它在延迟和设计复杂性方面付出了代价。对于某些雷达或 EW 应用,JESD204B 的延迟太大,通常会将使用此接口的设备用于系统集成。 RFSoC 有助于解决这个问题。通过将 ADC 和 DAC 集成到器件中,消除了对 JESD204B 的需求 - 简化了设计复杂性并有助于减少延迟。

· 最大化输入/输出通道密度

为了应对电磁频谱优势的新威胁,诸如现代雷达和电子战系统需要越来越多的信道和更宽的带宽。彼睿电子的 IW-RFSOC-47DR 具有 8 通道 ADC 和 8 通道 DAC,使其成为国内首批推出 RFSOC FPGA 载板之一,能够同步所有 8 个通道以及多个板,以满足更大的系统应用需求。在前几代技术中,这种组合需要的板数是原来的四倍。

· 异构处理能力

另外再诸多如雷达和电子战系统都需要带有 FPGA 的流式 DSP 和用于决策和控制的通用处理器。过去,这些处理要求由单独的模块处理,现在,借助 IW-RFSOC-47DR,可以通过利用 RFSoC 技术将这两种功能集成到一个模块中。这尤其适用于对认知或智能雷达/电子战技术不断增长的需求。此外,与 RF 采样器件的简化集成消除了 JESD204B 高速串行接口的复杂性。这意味着诸如设备间通信之类的基本功能消耗的可编程逻辑元件更少,从而使得特定于应用的 IP 可用的计算资源比过去多。

· 更有效地卸载能力

除了获得 RFSoC 器件的所有上述优势外,IW-RFSOC-47DR 还可以利用可选的 2 路100G 光纤接口,帮助更有效地卸载数据。当系统包含多个通道和极高的采样率时,总是存在如何处理数据的问题。系统必须在 FPGA 中抽取,处理或传输数据。很多时候,系统仅限于数据连接结构。8 通道 ADC 每个通道以 5GSPS 以上的速率采样, PCIe Gen 3高速数据连接对于直接转移也太慢了,所以采用 2 路 100G 光纤接口,更有效的对采集的数据进行搬运。

  • 2
    点赞
  • 8
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值