基于RFSOC47DR FPGA的基带信号处理板(RFSOC_V30)

  1、简介

RFSOC数模混合信号处理卡，采用 Xilinx ZYNQ UltraScale+ RFSoC 27DR或47DR，实现了8路 ADC和8路DAC 端口，并支持外部同源参考时钟。对外J30J上支持27路双向GPIO、2组RS422、1组RS485、2组Uart以及1个千兆网口，27DR ADC最高采样率 4.096GSPS 和DAC最高采样率 6.5536 GSPS； 47DR的ADC采样率最高可达5GSPS、DAC最高采样率 9.8 GSPS，分辨率14bit。相比分立的ADC和DAC传统方式，此方式集成在一起，省去了LVDS/204B接口，且无需考虑多通道同步，非常适合MIMO应用。

2、功能框图

3、技术指标

性能指标：

•  FPGA封装支持47DR和27DR；

RF接口：

•  8路ADC (27DR:12-bit、4.096GSPS；47DR 14-bit、5GSPS）；
•  8路DAC (27DR:14-bit、6.5536GSPS; 47DR 14-bit、9.8GSPS)；
• ADC和DAC支持信号频段范围1M~3G，优化信号平坦度范围为10M~1G(0.3dB)；

PS性能：

• 挂载1组DDR4接口， 默认4GB容量，64bit 2666MHz（最大可支持容量16GB）；
•  1路千兆网口（J30J）；
•  1个SD卡槽；
• 1个8~64GB EMMC；
• 2路UART；

 PL性能：

•  2路隔离RS422；
• 1路RS485；
•  27路PL侧GPIO接口（双向，电平3.3V）；
• 2个4x QSFP光模块，支持线速率500M~28Gbps（可实现100G以太网）；
• 挂载1组DDR4接口， 默认2GB容量，32bit 2666MHz（最大可支持容量8GB）；

物理与电气特征

•  板卡尺寸：17cm * 15cm
•  板卡供电：3A max@+12V（±5%）

4、关注

www.qiangshengsd-bj.cn