Ultrascale&Ultrascale+架构 时钟资源分析（一）

    外部全局用户时钟（External global user clocks）可以被引进Ultrascale架构设备，通过名叫全局时钟输入（global clock inputs）的时钟引脚对，下文简称GC。

    引入的时钟有两种，单端时钟和差分时钟。

    在该架构下，每个bank有52个pin，其中有8个pin（4对GC pair）可以直接访问全局时钟buffer，MMCM和PLL（MMCM和PLL是CMT的组成部分，这里指的是靠近同个I/O bank的PLL和MMCM）.

    在该架构下，有一部分bank被称为HD（high-density） bank，他们每个bank有4个HDGC pins，这些HD i/o bank没有靠近他们的XIPHY和CMT，所以他们的pin只能驱动BUFGCEs（BUFGs），而没有MMCM和PLL可驱动，这就比较尴尬了。

    局部相互互连的通用IO端口不能被用于传输时钟信号，如果想传输，可以使用GC pins。

    当传输单端的时钟信号时，把GC pair的P端与之相连，对应的N端就不能在用来传输时钟信号了，只能作为通用I/O来使用了。

    这些GC pairs可以作为通用IO来使用，无论被配置成什么IO标准都没问题，即使是差分的I/O标准。

    每一个GC pairs对有两个端（P,N）P为master端，N为slave端。

    GC pairs可以连接和他们的bask相邻的PHY。

    科普：（1）什么是CMT？它有什么功能？

    CMT的全称是clock management tiles，直译时钟管理模块。它提供时钟频率合成、deskew和抖动过滤功能。它由一个MMCM（mixed-mode clock manager，直译混合模式时钟管理器）和两个PLL（phase-locked loops，直译锁相环）组成。