linux学习笔记-coretx-A7架构

使用正点原子linux开发板学习，记录《第六章Coretx-A7 MPCore 架构》
学习过程中的重点、疑惑

1、Cortex-A7 MPcore 处理器支持 1~4 核
2、L1 cache:高速缓冲存储器，有关介绍参考
https://blog.csdn.net/qq_21125183/article/details/80590934
又分为指令cache和数据cache

3、Snoop Control Unit(SCU):参考
https://www.cnblogs.com/zenny-chen/archive/2011/09/01/2162076.html
SCU通过AXI接口将一至四个Cortex-A9处理器连接到存储器系统。

SCU功能是：

1、在Cortex-A9处理器之间维护数据Cache的一致性

2、初始化L2 AXI存储器访问

3、在请求L2访问的Cortex-A9处理器之间仲裁

4、管理ACP【译者注：加速器一致性端口】访问。

注：Cortex-A9 SCU不支持对指令Cache一致性的硬件管理。