FPGA
zjghzz
这个作者很懒,什么都没留下…
展开
-
Verilog——呼吸灯
1、代码module led_breath(input wire clk,input wire rst,output reg [3:0] led);reg [5:0] cntus;reg [9:0] cntms;reg [9:0] cnts;reg flag;//48M//48次计数需要1微秒always@(posedge clk or negedge rst) if(rst==0) cntus<=0; else if(cntus==48-1) cntus&原创 2020-12-23 10:16:40 · 916 阅读 · 0 评论 -
Verilog——流水灯
1、代码module led_shift(input wire clk,input wire rst,output reg [3:0] led);reg [31:0] cnt;reg flag;//500ms定时always@(posedge clk or negedge rst) if(rst==0) cnt<=0; else if(cnt==48000*500-1) cnt<=0; else cnt<=cnt+1;//时间标志always@.原创 2020-12-21 16:18:15 · 923 阅读 · 0 评论 -
Verilog——LED闪烁
1、打开quartus软件,新建工程略2、编写Verilog程序module led_cnt(output reg DS_DP,//灯input wire clk,//时钟input wire rst//复位 连接着 KEY4);parameter SEC_TIME = 32'd48_000_000;//48Mreg [31:0]cnt;//计数always @ (posedge clk or negedge rst)begin if(rst==0)//初始化是高电原创 2020-12-19 14:42:08 · 7115 阅读 · 1 评论 -
FPGA——边沿检测,捕捉STM32信号实现SPI通信
1、边沿检测代码为了实现STM32与FPGA的SPI通讯,需要边沿检测。经典的边沿检测代码,网上一搜一大把,借用一下正点原子的学习代码module touch_led (input sys_clk,input sys_rst_n,input touch_key,output reg led);reg touch_key_d0;reg touch_key_d1;wire touch_en;assign touch_en = (~touch_key_d1) & touch_k原创 2020-08-22 16:26:02 · 917 阅读 · 0 评论 -
FPGA_EP4CE6——quartus新建工程及Verilog编译且下载程序运行
1、建立工程打开quartus软件,file->new project wizard,主要的设置如下2、编写程序file->new,新建一个Verilog文件编写程序,程序如下,注意:module 后面的led,必须和工程名字一样module led( led, clk );input clk;output led;//输出端口定义reg [23:0] cnt;always @ (posedge clk)...原创 2020-08-18 16:35:24 · 2466 阅读 · 0 评论 -
win10下,quartusII 13.1(64bit)及USB blaster的安装
1、资料下载quartus软件下载:链接:https://pan.baidu.com/s/1oWI7Cq6uw2FaeTw_9-fG8g提取码:ihvo2、USB Blaster的安装连接主机的USB接口安装完quartus软件后,驱动文件可以在里面找到3、应用没有破解好,会出现以下问题破解第一步:破解时,关闭quartus软件需要破解文件的位置如下:破解第二步:...原创 2020-07-24 16:19:06 · 4154 阅读 · 1 评论