从零开始学习信号完整性--11-电平标准（4）

        实际的产品开发中往往存在不同电平接口互连的需求。不同电平接口有着不同的输入输出特性，要想数据在驱动器和接收器之间能够正确的传输往往需要对驱动器或者接收器外围电路进行一些特殊配置。前面章节已经介绍了TTL、CMOS等低速电平不同接口之间的互连，主要考虑的是输出阈值电平和输入阈值电平的匹配。下面将介绍PECL、CML、LVDS等高速差分电平接口的互连问题。

LVPECL到CML的连接

交流耦合情况

LVPECL到CML的一种连接方式就是交流耦合方式，如图13 所示。在LVPECL的两个输出端各加一个到地的偏置电阻，电阻值选取范围可以从142Ω到200Ω。如果LVPECL 的输出信号摆幅大于CML 的接收范围，可以在信号通道上串一个25Ω的电阻，这时CML 输入端的电压摆幅变为原来的0.67 倍。 （LVPECL输出摆幅600-1000mV,CML输入摆幅400-1000mV）

直流耦合

        在LVPECL 到CML 的直流耦合连接方式中需要一个电平转换网络，如图14中所示。该电平转换网络的作用是匹配LVPECL 的输出与CML的输入共模电压。一般要求该电平转换网络引入的损耗要小，以保证LVPECL 的输出经过衰减后仍能满足CML 输入灵敏度的要求；另外还要求自LVPECL端看到的负载阻抗近似为50Ω。下面以LVPECL驱动MAX3875 的CML 输入为例说明该电平转换网络。

 

        我们知道LVPECL输出共模电平为VCC-1.3V，那么A点电压为VCC-1.3V。由于要使LVPECL的输出和CML的输入共模匹配，B点电平应该为CML的共模电平VCC-0.2V。由于CML输入的高阻抗我们可以认为流过R3的电流和流过CML内部50ohm上拉的电流相等，由此可以列出方程求出R3：

解得R3 = 275ohm；

再由，

 ,

解上面的方程组可以得出，

        通过上面的分析可以看出，采用直流耦合方式往往需要经过复杂的计算才能得到想要的结果。而且在计算过程中也用到了一些近似，最终的匹配网络的阻值确定还用通过SI仿真。另外，R3的存在也会增加接收器的输入的损耗。由此可见对于LVPECL与CML互连最好使用交流耦合方式。

CML到LVPECL的连接

        通过LVPECL 到CML 的直流耦合连接方式中分析，我们已经知道当驱动器和接收器的共模电平不一致时使用直流耦合方式是非常麻烦的。这里只介绍三种交流耦合的方式。

        图(a)所示使用了5个电阻器件将阻抗匹配和LVPECL共模电平的产生分开，交流耦合电容前的100ohm电阻起到阻抗匹配作用，交流耦合电容后的4.3K和2.7K端接为LVPECL提供合适的共模电平并没有阻抗匹配的作用。这种方式的好处就是可以灵活更换阻值得从而兼容多种匹配方案，一般某些器件首次应用、没有十分把握的情况下可以采用这种方式；

        图(b)所示交流耦合电容后面4个电阻组成戴维南匹配，匹配阻抗并产生LVPECL的共模电平。这种方式已经对(a)方式进行了简化，但是仍然需要4个电阻。由于已经采用了交流耦合并不需要分压的形式来获得LVPECL的共模电平，基于此就出现了图(c)所示的匹配方式。

        图(c)所示仅在交流耦合电容前使用一个100ohm电阻。在经过验证的成熟应用中，我们完全可以采用这种方案简化设计。

 

LVPECL到LVDS的连接

直流耦合情况

        LVPECL到LVDS 的直流耦合需要构建一个电阻网络，如图17中所示，以满足LVPECL和LVDS电平之间的共模电平转换、阻抗匹配以及LVDS的输入电压要求。因此，设计该网络时有这样几点必须考虑：

        首先，我们知道当负载是50Ω接到Vcc-2V 时，LVPECL 的输出性能是最优的，因此我们考虑该电阻网络应该与最优负载等效，这样就可以列出方程(1)。需要注意的是虚线框中的50ohm电阻是单端LVDS虚拟的到地电阻一般在LVDS接收器的内部集成，在方程(1)中不需要考虑。

        然后我们还要考虑该电阻网络引入的衰减不应太大，LVPECL 输出信号经衰减后仍能落在LVDS 的有效输入范围内。LVPECL输出的差分幅值的最小值VHmin -VLmax =0.595V、差分幅值最大值VHmax -VLmin =0.93V；LVDS的输入电压范围为100mV~2.4V。也就是说需要保证差分幅值最小值不要衰减到100mV以下，由此计算出电阻网络的交流增益要大于

        注意LVDS 的输入差分阻抗为100Ω，或者每个单端到虚拟地为50Ω，该阻抗不提供直流通路，这里意味着LVDS输入交流阻抗与直流阻抗不等。LVPECL 到LVDS 的直流耦合所需的电阻网络需满足下面方程组：

 

 

 

交流耦合情况

        LVPECL 到LVDS 的交流耦合结构如图18 所示，LVPECL 的输出端到地需加直流偏置电阻（142Ω到200Ω），同时信号通道上一定要串接50Ω电阻，以提供一定衰减。

 LVDS到LVPECL的连接

直流耦合情况

        LVDS到LVPECL 的直流耦合结构中需要加一个电阻网络，如图19 所示，该电阻网络完成直流电平的转换。LVDS输出电平为1.2V，LVPECL的输入电平为Vcc-1.3V。LVDS 的输出是以地为基准，而LVPECL 的输入是以电源为基准，这要求考虑电阻网络时应注意LVDS 的输出电位不应对供电电源敏感；另一个问题是需要在功耗和速度方面折中考虑，如果电阻值取的较小，可以允许电路在更高的速度下工作，但功耗较大，LVDS 的输出性能容易受电源的波动影响；还有一个问题就是要考虑电阻网络与传输线的匹配。电阻值可以通过下面的方程导出。

         在Vcc 电压为3.3V 时，解上面的方程得：R1=374Ω，R2=249Ω，R3=402Ω，VA=1.2V，VB=2.0V，RIN=49Ω，Gain=0.62。LVDS 的最小差分输出信号摆幅为500mV，在上面结构中加到LVPECL 输入端的信号摆幅变为310mV，该幅度低于LVPECL 的输入标准。因此不推荐使用LVDS来驱动LVPECL电平，在实际应用中，读者可根据器件的实际性能、以及SI仿真的结果作出自己的判断。

交流耦合情况

        类似于CML电平到LVPECL电平的互连，交流耦合三情况有如下三种方式，关键是保证LVDS输出摆幅一定要满足LVPECL输入要求，这需要结合驱动、接收芯片的性能以及SI仿真的结果进行判断。

        不同接口的互连问题到这里就介绍完了。目前比较常用的方式都是采用AC耦合，这样就省去了负载的电阻匹配、分压网络。但作为信号完整性工程师多懂一些电平标准的知识还是很必要的，说不定什么时候就能用到。