VLSI数字集成电路设计——互联问题

串扰：由相邻的信号线与电路节点之间不希望有的耦合引起的干扰，称为串扰（cross talk）
串扰对电路的影响可以看作两个部分：1. 电容的可靠性——正确性 2. 性能的影响——延迟增大

1. 电容的可靠性

CXY是寄生电容，X处电压发生变化，导致CY有一个变化。

对串扰特别敏感的电路是：位于全摆幅导线（ΔVx = VDD）附近的具有低摆幅预充电节点的电路。 例如：动态存储器，低摆幅片上总线以及某些动态逻辑。————需要电平恢复器

2. 电路性能的影响

Y处的负载电容与其相邻的两个导线信号变化情况有关：
如果同时都是0->1，或者1>0，则Y处的电容为Cgnd
如果如9.5图，都是反向，那么Y处电容CL=Cgnd + 4Cc