创建AXI4-lite Master接口IP

FPGA设计中经常需要用到AXI4-lite接口配置某IP，如test pattern generator等，这里我们自己创建一个master接口的AXI4-lite IP, 方便使用。

软件：Vivado 2019.1

1. 新建一空白工程.

2. 选择查单Tools-Create and Package New IP.

 

 

 

 

 最后选择Edit IP 打开新的临时工程。

vivado为我们生产了两个文件：

my_axi4_lite_cfg_v1_0.v顶层文件。
my_axi4_lite_cfg_v1_0_M00_AXI.v 是提供的例子文件。（这里根据我们的需求重新编写，我们只需要套用它提供的接口格式即可。）

修改代码后，

选择File Groups，  点击Merge changes from File Groups Wizard 合并修改。

选择Customization Parameters,  点击Merge changes from File Groups Wizard 合并修改。

因为使用了不同的变量，这里需要Import IP Parameters到IP中。

最后确保左侧选项全部绿√，即可Re-Package IP. 

生产的IP即可在工程中调用。