【学习笔记】FPGA基础1——Veriog语法

最新推荐文章于 2024-02-25 20:01:55 发布
最新推荐文章于 2024-02-25 20:01:55 发布
阅读量746 收藏 3
点赞数 2
分类专栏： FPGA 文章标签： verilog fpga
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_30447315/article/details/106819450
版权

一、逻辑值

Verilog中变量只有四种状态

  1. 0低电平
  2. 1高电平
  3. X表示未知(但存在)
  4. Z表示悬空状态(未知就真的是未知)

二、数字进制格式

4'b0101
4'd2			//4表示2进制数的位宽
4'ha			//若没有指定位宽，则默认为32位(2进制)数据
16'b1001_1010_1010_1001=16'h9aa9

三、标识符(类似C语言变量名)

  1. 标识符可以是任意一组字母、数字、$符号和下划线的组合
  2. 标识符第一个字符必须是字母或者下划线
  3. 标识符是区分大小写的
  4. 建议普通内部信号全部小写

四、数据类型

Verilog中数据类型有：寄存器类型、线网类型、参数类型。真正在数字电路中起作用的数据类型应该是寄存器数据类型和线网数据类型，因为这两个数据类型可以直接映射在电路中

寄存器类型
  1. 表示一个抽象的数据存储单元，关键字为reg，初始值为不确定值X
reg [31:0] delay_cnt;	// [31:0] 为位宽，不表明则默认为位宽1，不可赋初值。
  1. reg类型的数据只能在always语句和initial语句中被赋值
  2. 如果always中带有时钟信号，则该寄存器变量对应为触发器，如果always中没有时钟信号，则该寄存器为硬件连线
线网类型

线网类型包括wire和tri型，他们有什么区别呢？
线网数据类型包括wire和tri等，wire最常见，不必多说，很多情况下直接声明为wire即可。
至于tri其实和wire在用法上是一模一样的，不过有时候，我们需要定义一些会被三态门驱动的硬件连线，用tri来命名会让代码更具有可读性，让人一看就知道这根连线上会出现Z状态，仅此而已！
回答来自：正点原子开源电子论坛

  1. 表示结构实体(例如门)之间的物力连线
  2. 变量不能存储值，它的值是由驱动它的元件所决定的，驱动线网变量的元件有：门、连续赋值语句、assign等
  3. 若无驱动原件连在线网类型，则为高阻态
  4. 位宽和reg定义一样
参数类型(类似于C语言的define)
  1. 实际就是一个常量，用parameter定义
    parameter H_SYNC = 11'd41
  2. 参数类型数据定义状态机的状态、数据位宽、延时大小。可通过参数传递改变被调用模块已定义的函数，类似C语言的调用函数对模块赋值

五、运算符

  1. 算数运算符
    加减乘除法只能实现整数运算（+、-、*、/）
    %(a%b即取模)

  2. 关系运算符
    <= >= 等C语言中的比较运算符

  3. 逻辑运算符
    ! && ||逻辑与或操作

  4. 条件运算符
    Verilog中条件运算符就一个

?  :
a?b:c

  1. 位运算符
    对每一位进行操作
    不同位宽，小位宽变量高位补零再运算
    ~、&、|、^

  2. 移位运算符
    空位补零

4'b1001<< 2 = 6'b100100;	//左移位宽增加
4'b1001>> 1 = 4'b0100;		//右移位宽不变
  1. 拼接运算符
{ , }:
{a,b}				//将a和b拼接起来作为一个新信号
c={a,b[3:0]};		//a、b均为8位，则是将8位a和b的第3到第0位拼在一起，结果是c[11:0]

学习视频：正点原子FPGA系列教程Verilog语法篇

大阳爱吃热干面
关注
专栏目录
一周掌握FPGA Verilog HDL语法 day 6
05-08 1221
今天给大侠带来的是一周掌握FPGA Verilog HDL 语法，今天开启第六天。 上一篇提到了编译预处理（宏定义 `define、“文件包含”处理`include、时间尺度 `timescale、条件编译命令`ifdef、`else、`endif），经过五天的Verilog HDL基础语法的学习，基本语法差不多都在这里了，最后两天推出思考题（附参考答案），大侠可以自行思考，检测一下自己这一周的...
小梅哥Xilinx FPGA学习笔记7——语法（阻塞与非阻塞赋值）
m0_51430584的博客
11-15 190
1.阻塞赋值属于顺序执行，即下一条语句执行前，当前语句一定会执行完毕。2.阻塞赋值语句使用等号 = 作为赋值符。3.前面的仿真中，initial 里面的赋值语句都是用的阻塞赋值。4.阻塞赋值时赋值顺序调换所得到的结果不同。非阻塞赋值：1.非阻塞赋值属于并行执行语句，即下一条语句的执行和当前语句的执行是同时进行的，它不会阻塞位于同一个语句块中后面语句的执行。2.非阻塞赋值语句使用小于等于号
Verilog 中的 ^ 的用法
热门推荐
Reborn Lee
05-04 4万+
复习函数和任务中总遇到^，让我疑惑， cal_parity = ^address; 这个不是异或吗？怎么可以这么用呢？ 难道意思是：cal_parity = cal_parity ^ address（类似于C语言），事实还真不是！ 这里就来总结下^的用法： （1）奇偶判断 ^a操作就是将a中的每一位按位逐一进行异或，例如a=4'b1010，则b=1^0^1^0=0，由此可以判断a中为1...
fpga 语法
weixin_47123165的博客
03-03 779
向量表示     ： reg [7:0] count 一维数组表示  ： reg count [7:0] （默认每个元素位宽为一）                reg [7:0] count [3:0] 4个位宽为8元素的一维数组 二维数组     ：reg [7:0] count [3:0][3:0] 可以看作矩阵 ———————————————— 版权声明：本文为CSDN博主「新手开车123」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。 原文链接：https...
Veriog中的四种结构（initial，always，task，function）
pofenglangguayunfan的专栏
12-16 4637
一，initial 作用：initial语句用于变量的初始化。。。 注意：一个模块中可以有多个initial语句。。。所有的initial语句是并行的。 二.always  声明格式：  always   注意：1）always语句由于其不断的活动，一般与时序控制一起结合实用。            2）always可等待与电平敏感是触感事件。 e.g        1)   
FPGA 入门到精通系列2：verilog基础1-基础语法
mengzaishenqiu的博客
07-04 1312
本文主要内容是对verilog基础语法的学习总结，主要学习书籍《verilog经典教程》。 FPGA主要使用的编程语言有VHDL和Verilog ，都是用于逻辑设计的硬件描述语言，并且都已成为IEEE标准。VHDL是在1987年成为IEEE标准，Verilog HDL则在1995年才正式成为IEEE标准。Verilog是目前应用最广泛的一种硬件描述语言。 一、Verilog与C语言 相比VHDL，Verilog是一种非常容易掌握的硬件描述语言，在语法上类似C语言，只要有C语言的编程基础，上手会很容易，
FPGA学习笔记（一）——Verilog语法
buaalzm
08-20 1178
设计中不用的语法 initial（设计时不用，仿真时使用） task/function（设计不用，仿真时很少用） for/while/repeat/forever（设计不用，仿真很少用） integer（设计不用） 模块内部不能有X态、Z态，内部不能有三态接口 casex/casez（设计不用，仿真也不用） force/wait/fork（设计不用，仿真很少用） #5，延时语句（设计不用，仿真时...
FPGA学习笔记之Verilog语法基础讲解之参数化设计
07-18
在Verilog语法中，可以实现参数化设计。所谓参数化设计，就是在一个功能模块中，对于一个常量，其值在不同的应用场合需要设置为不同的置，则将此值在设计时使用parameter 关键字声明.......
FPGA的Verilog语法的基础学习笔记
最新发布
08-15
学习FPGA的Verilog语法的过程中的笔记，希望对大家有所帮助
FPGA系统性学习笔记连载_Day6 FPGA三种建模方式区别及Verilog语法基础篇
03-31 450
FPGA系统性学习笔记连载_Day6 FPGA三种建模方式区别及Verilog语法基础篇 本系列为FPGA系统性学习学员学习笔记整理分享，如有学习或者购买开发板意向，可加交流群联系群主。 连载《叁芯智能fpga设计与研发-第6天》 【FPGA数据流建模、行为级建模、结构化建模 区别】及【Verilog HDL语法基础】 原创作者：紫枫术河 转载请联系群主授权，否则追究责任 这篇文件记录，FPGA的3种建模方式及基本的Verilog HDL语法，内容会根据学习进度，不断更新。 一、FPGA的3种
发一个用cordic算法实现取模运算的verilog代码
08-24
发一个用cordic算法实现取模运算的verilog代码 发一个用cordic算法实现取模运算的verilog代码
verilog <<< 和 <<
baidu_35812312的博客
01-27 1万+
Xilinx MIG IP核app_wdf_rdy信号一直为低
m0_46498597的博客
12-16 3087
1.1 Xilinx MIG IP核app_wdf_rdy信号一直为低 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）Xilinx MIG IP核app_wdf_rdy信号一直为低； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。 1.1.3 FPGA简介 FPGA（Field Programmable Gate Array）
【FPGA入门】第一篇、Verilog基本语法常识
u012254599的博客
02-25 213
假设信号pi_a在导线上传输的时间为5ns，pi_b在导线上传输的时间是10ns，而po_c的值因为pi_b晚到5ns而被阻塞。假设信号pi_a在导线上传输的时间为5ns，pi_b在导线上传输的时间是10ns，虽然po_c存在阻塞问题，但是Q端输出的结果只取决于clk上升沿/下降沿到来时D端的瞬时结果，因次Q输出不存在阻塞。你想要在时钟的上升沿到来时才想要输出变化那就用非阻塞，你想要输出变化之取决与输入，输入变化，输出就变换那就用非阻塞。组合逻辑只能用阻塞赋值，时序逻辑只能用非阻塞赋值。
ASIC-WORLD Verilog（6）运算符
孤独的单刀
04-14 1586
ASIC-WORLD Verilog（6）运算符
FPGA学习入门：（二）Verilog基础语法
unique_Hang的博客
05-24 592
FPGA学习入门：（二）Verilog基础语法
FPGA学习笔记（二）——FPGA学习路线及开发流程
05-25 3547
######　【该随笔部分内容转载自小梅哥】 ######### 一、FPGA学习路线 　　工具使用 -> 语法学习 -> 逻辑设计 -> IP使用 ->接口设计 -> 时序分析 -> 片上系统 1、工具使用 　　Altera：Quartus II 　　Xlinx： Vivado 2、语法学习 　　Verilog HDL（FP...
FPGA 基础知识笔记2
zh9454的专栏
11-07 1321
一、Verilog语法的基本概念 1.Verilog HDL程序是由模块组成的。每个模块的内容都是位于module 和 endmodule两个语句之间。每个模块完成特定的功能。 2.模块是可以进行层次嵌套的，因此大型的数字电路可以分割成不同的小模块来实现特定的功能。 3.Verilog模块可以分成两种类型，一种是为了让模块最终能生成电路的结构；另一种是为了测试所设计的电流的逻辑功能是否正确。
FPGA学习-VHDL和Verilog中数组定义、初始化、赋值方法
jk_101的博客
11-28 9395
赋值源：赋值源是赋值的主体，它可以是一个数值，也可以是一个逻辑或运算表达式。方法：实际应用里，通常需要在上电复位过程中对变量进行初始化，如果数组个数少时，直接赋初始值即可，但是数组个数多时，可以用循环实现赋值,通常的循环语句有FOR LOOP和WHILE LOOP。VHDL和Verilog数组的定义、初始化、赋值的方法不只一种，以下是本人常用的方法，可能不是最方便的，但是比较好理解，文中包含了源代码和modelsim仿真，供大家参考学习。可以直接赋值，如果变量为矢量时，需要将矢量转为整型。
《fpga自学笔记——设计与验证》pdf
06-19
### 回答1： 《FPGA自学笔记——设计与验证》是一本关于FPGA设计和验证的入门教材。本书以VHDL和Verilog两种HDL语言为主要工具，通过实例讲解FPGA的基本概念、设计流程和验证方法。同时，本书还通过实例演示了如何使用Xilinx ISE和ModelSim这两个主流软件工具进行FPGA设计和验证。 本书的内容分为五个部分，分别是FPGA基础知识、FPGA设计流程、FPGA验证方法、FPGA性能优化以及FPGA应用实例。其中，FPGA基础知识部分介绍了FPGA的基本构成、组成部件以及通用数字电路设计知识；FPGA设计流程部分从设计输入、RTL设计、布局布线、实现生成等方面详细介绍了FPGA设计流程；FPGA验证方法部分主要介绍了功能验证和时序验证这两个方面的知识；FPGA性能优化部分介绍了FPGA的几种性能指标以及如何通过一定的优化方法提高FPGA性能；FPGA应用实例部分通过几个实例演示了如何应用FPGA进行数字电路设计。 本书的难度适中，适合初学者学习和参考，同时也可以作为FPGA初学者的参考书籍。本书涉及的知识点较为全面，可以为初学者提供一个全面的FPGA设计和验证入门指南。其内容易于理解，实例讲解深入浅出，对于想要学习FPGA设计和验证的人群来说是一本很好的参考书。 ### 回答2： 《FPGA自学笔记——设计与验证》PDF是一本很好的自学FPGA的书籍。这本书包含了FPGA基本概念、设计流程、Verilog HDL语言、开发工具、测试方法等多个主题，非常详尽地介绍了FPGA的基本知识和开发技巧。读这本书可以帮助我们更好地理解FPGA的原理和功能，从而更加熟练地掌握FPGA的设计和验证。 此外，这本书还提供了很多实例来帮助我们更好地理解FPGA的设计和验证。这些实例包含多种应用场景，例如数字逻辑、时序控制、通信等，能够帮助我们从不同角度学习FPGA的相关知识。而且，这本书还提供了实验指导，通过做实验来让我们更深入地理解FPGA的各种知识和技能。 总之，这本书《FPGA自学笔记——设计与验证》PDF是一本非常好的FPGA自学指南，通过阅读这本书，我们可以掌握FPGA基本知识和开发技能，更好地应用FPGA进行各种应用开发。我相信，读完这本书，你一定能够对FPGA有更深刻的认识，并且能够灵活运用FPGA进行各种应用开发。 ### 回答3： 《FPGA自学笔记——设计与验证》是一本以FPGA为研究对象的书籍。它详细介绍了FPGA的诸多特性和应用。该书主要分为两部分，第一部分介绍了FPGA的基本概念，并讲解了Verilog的语法和使用方法。第二部分是实践性较强的部分，通过编写案例代码进行实际操作。 该书着重强调了FPGA设计流程，通过案例演示了FPGA设计的全过程。该书还提供了大量的练习题和案例代码，读者可以通过反复练习和实际操作，逐渐掌握FPGA的设计和验证技能。 总体来说，《FPGA自学笔记——设计与验证》是一本非常实用的FPGA入门教材。它从基础知识入手，循序渐进地讲解了FPGA的各个方面。并且，该书重点讲解了如何运用Verilog语言进行FPGA设计，这对FPGA初学者来说是一个非常实用的指南。 如果你对FPGA领域感兴趣，且希望通过自学来掌握FPGA的基本操作和设计方法，那么《FPGA自学笔记——设计与验证》是一本非常值得推荐的书籍。 　
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值