基于UVM的UART验证环境

最新推荐文章于 2024-04-09 23:52:56 发布
最新推荐文章于 2024-04-09 23:52:56 发布
阅读量3.6k 收藏 53
点赞数 4
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_31515205/article/details/107903894
版权

今天偶然在群里看到有人分享了Mentor Graphics提供的一个UART的UVM验证环境代码，包含了UVM的基本使用以及进阶的UVM寄存器模型。这里也分享给大家。

文件说明

agents/apb_agent - APB agent used in the UVM testbench
agents/uart_agent - UART agent user in the UVM testbench
agents/modem_agent - UART Modem interface agent, used in the UVM testbench
docs
protocol_monitor - contains an example APB protocol monitor
rtl - Contains the UART RTL source code***
sim - Simulation directory for the example, contains the Makefile
uvm_tb/tb - Top level testbench
uvm_tb/tests
uvm_tb/virtual_sequences
uvm_tb/sequences
uvm_tb/register_model
uvm_tb/env - contains the functional coverage monitors described in the cookbook

DUT是16550A UART模块，接口主要包含apb、uart以及一些状态信号，agents下是不同接口的agent。16550A UART推荐大家自己搜索下载详细的spec。

docs是uart模块的简单说明，包含了一些寄存器的说明</

最低0.47元/天 解锁文章
空白MAX
关注
  • 4
    点赞
  • 踩
  • 53
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
【VCS版】【mentor公司的例子】基于UVM的UART验证环境
qq_31515205的博客
10-10 1560
之前偶然在群里看到有人分享了Mentor Graphics提供的一个UART的UVM验证环境代码，包含了UVM的基本使用以及进阶的UVM寄存器模型。这里也分享给大家。 文件说明 agents/apb_agent - APB agent used in the UVM testbench agents/uart_agent - UART agent user in the UVM testbenc...
2023.7.25 UVM学习和环境搭建
weixin_38055514的博客
07-26 1134
验证平台通常由DUT（Design Under Test）、driver、monitor、reference model、scoredboard组成。driver：用于生成各种激励，施加给DUT，验证其功能。monitor：用于收集DUT的输出，传递给scoredboard。scoreboard：给出判断功能正确的标准。reference model：验证平台同样进行正确的DUT过程，提供正确的值。同样由driver施加激励。
UART项目验证（四）-验证环境搭建（总）
Arvin_ing的博客
10-31 2389
验证环境搭建
制作一个RISC-V的操作系统七-UART初始化（UART NS16550A 规定 目标 发送数据 代码 extern）
llovewuzhengzi的博客
03-25 976
电脑使用qemu时可以理解为qemu模拟了那块板子，同时那块板子与已经与你的电脑相连接了（我们对应的指定的内核也在那块板子上运行，而连接传输数据遵循UART的形式，通过板子上的UART接口和电脑的UART接口相连从而把数据传输到电脑，再通过电脑进行显示）对DLL和DLM进行写入，写的是内存，在io设备中应该有另外的寄存器用于保存波特率，DLL和DLM中的波特率设置好后io设备会自动的保存好（群里某个大佬的回复）THR存放发送的数据，一个字符，LSR存放着THR内的数据是否发送出去的信号，在第五位。
UVM项目之UART验证---01验证理论
学习搬砖打螺丝
08-20 784
一种通用串行数据总线，实现全双工传输和接收。将数据的二进制位一位意味进行传输URAT传输格式：起始位+数据位+校验位+停止位波特率：单位时间内传输的二进制位数（bps）起始位：开始发起传输的标志，进行数据传输时发送方要先发出一个低电平0来表示传输字符的开始停止位：结束传输的标准：1位、1.5位、2位的高电平校验位：奇校验和偶校验UART是一种先进的单控制器总线架构（AMBA）兼容的芯片系统（SoC）外围设备，由ARM开发、测试和许可。
基于UVM的uart串口验证平台（1）
zwl_liang的博客
02-08 568
为uart的接收模块搭建一个简单的uvm验证平台，加强对uvm的理解与掌握，拒绝眼高手低党
UART IP和UVM的验证平台
weixin_34352005的博客
05-10 1325
UART是工程师在开发调试时最常用的工具的，其通信协议简单。opencores 网站提供了兼容16550a的UART IP其基本特性如下： uart16550 is a 16550 compatible (mostly) UART core. The bus interface is WISHBONE SoC bus Rev. B. Features all the standard option...
基于UVM的AHB总线SRAM控制器设计验证平台设计
08-11
1、设计基于AHB总线的SRAM读写控制器：根据AHB总线输入hsize与haddr自动选择块与片选，在原有基础上，...2、设计基于UVM的验证框架：设计两级sequencer与sequence分别控制读写、设计两个case分别为边写边读与写满读空。
基于UVM的异步fifo验证平台设计
07-21
1、设计异步fifo读写控制，包括读空、写满模块设计，设计可变位宽与深度fifo存储单元。 2、基于UVM搭建验证平台，分别设计读与写agent，设计多个testcase验证设计功能。
基于UVM验证平台Makefile
07-12
基于UVM验证平台Makefile,支持通用,需提供独特dut.f tb.f这两个filelist
数字IC验证+UVM验证+异步FIFO的UVM环境搭建及验证
09-26
2022提前批，数字IC验证，笔试题：异步FIFO的UVM环境搭建及验证。 给了一个异步FIFO的代码工程，要求自己搭建UVM验证环境去验证这个设计，结果包括覆盖率收集以及错误点等等。 适合2023届目标IC验证领域的小伙伴做一...
uvm_ref_flow
04-07
candance, uvm reference flow的示例代码，uvm_ref_flow_1.1
基于UVM的中断处理UVC
最新发布
06-18
用于处理中断信息，作为uvc可以在env中进行instance。操作简单，使用灵活
【UVM实战练习项目】3、UVM验证环境基本框架搭建（实例二）（隐式启动sequence、加入新数据包、加入factory覆盖）
努力，加油每一天鸭~
03-28 1150
【UVM实战练习项目】3、UVM验证环境基本框架搭建（升级版）（隐式启动sequence、加入新数据包、加入factory覆盖）
【UVM实战练习项目】2、UVM验证环境基本框架搭建（实例一）（纯软件环境，方便日后测试使用）
努力，加油每一天鸭~
03-25 1881
本节基于DUT完成UVM验证环境的基本框架搭建，实现对UVM理论知识点进行巩固练习，具体内容包括：如何创建激励、如何建立sequencer、如何连接sequencer和driver，如何集成agent、如何构建env等。
UART UVM验证平台平台搭建总结
weixin_34336292的博客
05-15 1018
tb_top是整个UVM验证平台的最顶层；tb_top中例化dut，提供时钟和复位信号，定义接口以及设置driver和monitor的virual interface，在intial中调用run_test() UVM入口函数。在基于uvm_test扩展出base_test，根据测试用例再基于base_test扩展出各种各样的test.在扩展后的test中call sequenc...
APB_UART模块DUT&Testbench实践
steven_yan_2014的专栏
01-17 6467
0.下面以APB_UART模块为例练习Verilog模块编写和基于UVM的testbench搭建. 1.DUT&Testbench源码：http://pan.baidu.com/s/1sjFg8aD 2.使用：在testbench目录下>run_test -test test.sv -uvm -vcs -fsdb即可。 3.结果演示：
UVM与验证环境一文通
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
04-09 1307
UVM是基于System Verilog的一种验证方法学，也可以看成是一个库，提供一系列的接口，可以利用UVM搭建验证平台，用于验证数字逻辑电路的正确性。注意，UVM本身并不是一个验证平台，他只是一个库，而一个验证平台引入了UVM相关库，称为基于UVM的验证平台，或者简称为UVM验证平台。支持UVM的EDA厂商：Cadence、Synopsys、Mentor…
UART模块验证-面试总结
kobetriumph的博客
07-29 7818
IC验证面试总结之UART模块 本文涵盖了IC验证面试过程中关于UART模块验证的相关问题
uvm搭建uart验证环境
09-17
### 回答1： 你可以使用UVM（Universal Verification Methodology）搭建UART（Universal Asynchronous Receiver/Transmitter）验证环境，以确保验证设计的功能和性能。 ### 回答2： 搭建 UVM (Universal Verification Methodology) UART (通用异步收发传输器) 验证环境主要包括以下步骤： 1. 项目初始化：创建新的工程，包括一个顶层模块和相关接口文件。 2. 设计验证计划：制定验证计划，确定测试目标、功能和约束。 3. 编写顶层模块：使用硬件描述语言 (HDL) 编写顶层模块，包括 UART 和相关模块的连接和实例化。 4. 编写接口文件：定义 UART 的接口和信号，包括时钟、数据和控制信号。这些接口将用于建立 UVM 环境和连接到测试模块。 5. 创建 UVM 环境：使用 UVM 架构创建 UVM 环境，包括顶层测试、验证组件、代理等。在环境中，验证组件负责生成和处理测试案例。 6. 编写 UVM 测试用例：根据验证计划编写测试用例，测试 UART 在不同数据传输速率、数据位和校验方式下的功能。 7. 建立相关功能模型：建立 UART 的功能模型，并验证其与实际硬件的一致性和正确性。 8. 编译和仿真：使用编译器编译代码，并进行仿真。在仿真过程中，验证组件将生成测试数据并将其发送到 UART，然后验证数据的正确传输和接收。 9. 验证结果分析：分析仿真结果，检查测试用例是否通过，UART 是否按照预期工作。如果存在错误、冲突或其他异常，需要调试和修复。 10. 重复测试：根据需要，对修改后的设计和环境进行多轮测试，确保 UART 的正确性和稳定性。 通过以上步骤，我们可以搭建一个完整的 UVM UART 验证环境，并对其功能和性能进行全面的验证。这样可以确保 UART 设计能够按照规格要求正确工作，并在后续使用中提供可靠性和稳定性。 ### 回答3： UVM（Universal Verification Methodology）是一种全面的验证方法学，可以用于开发和验证数字电路设计。在使用UVM搭建UART（通用异步收发器）验证环境时，可以按照以下步骤进行： 1. 编写UVM测试环境：首先，需要创建一个UVM测试环境，其中包含顶层测试类（test class）以及控制器、驱动程序和监视器等组件。测试类负责初始化和控制整个测试过程，控制器负责发送驱动程序生成的数据到UART，驱动程序负责将数据发送到验证对象，监视器则用于监控UART接收到的数据。 2. 实现用户自定义接口：根据UART的规格与设计要求，定义自己的用户自定义接口（user-defined interface），将其与UVM测试环境中的其他组件进行连接。 3. 配置UVM测试环境：根据测试要求和需求，对UVM测试环境进行配置。可以通过配置文件或者参数传递的方式，配置各个组件的属性、数据和操作。 4. 编写UVM驱动程序：在驱动程序中，通过用户自定义接口将数据发送到设计对象。驱动程序负责生成和管理数据流，以及将数据流传递给模块中的验证对象进行验证。 5. 编写UVM监视器：监视器用于监控用户自定义接口，抓取UART接收到的数据，并将其传递给验证环境中的其他组件进行分析和验证。 6. 进行仿真：将编写好的UVM验证环境与设计对象进行连接，并进行仿真。在仿真过程中，UVM测试环境将生成的数据发送到UART，并通过监视器监控接收到的数据。 7. 分析和验证结果：利用UVM测试环境中的分析组件或者写日志的方法，针对接收到的数据进行分析和验证。可以通过比较期望结果和实际结果的方式，判断UART的功能是否符合设计要求。 在搭建UART验证环境时，使用UVM可以提供高度的可重用性和模块化，使验证工作更加简洁和高效。通过按照以上步骤进行搭建和仿真验证，可以有效地验证UART设计的正确性和性能。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值