![](https://img-blog.csdnimg.cn/20201014180756927.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
时序分析圣经
文章平均质量分 93
翻译
空白MAX
数字IC验证工程师
展开
-
【第七章 配置STA环境 中】静态时序分析圣经翻译计划
本文由知乎赵俊军授权转载,知乎主页为https://www.zhihu.com/people/zhao-jun-jun-197.4 约束输入路径本节将介绍输入路径的约束。这里需要注意的一点是,STA无法检查不受约束的路径上的任何时序,因此需要约束所有路径以进行时序分析。在后面的章节中会介绍一些示例,其中一些示例可能并不关心某些逻辑,因而这些输入路径可能可以不用约束。例如,设计人员...原创 2020-12-18 16:14:00 · 713 阅读 · 1 评论 -
【第七章 配置STA环境 上】静态时序分析圣经翻译计划
本文由知乎赵俊军授权转载,知乎主页为https://www.zhihu.com/people/zhao-jun-jun-19本章节介绍了如何为静态时序分析配置环境。正确的约束对于分析STA结果很重要,只有准确指定设计环境,STA分析才能够识别出设计中的所有时序问题。STA的准备工作包括设置时钟、指定IO时序特性以及指定伪路径和多周期路径。在继续学习下一章的时序验证之前,请务...原创 2020-12-14 10:31:00 · 828 阅读 · 0 评论 -
【第六章:串扰噪声 下】静态时序分析圣经翻译计划
本文由知乎赵俊军授权转载,知乎主页为https://www.zhihu.com/people/zhao-jun-jun-196.3 串扰延迟分析6.3.1 基础纳米设计中典型网络的电容提取包括许多相邻网络的影响,其中一些是接地电容,而其它一些则来自其它信号网络的一部分走线。接地电容和信号间电容如图6-1所示。在基本延迟计算时(不考虑任何串扰),所有这些电容均被视为网络总电容的一...原创 2020-12-11 15:24:00 · 790 阅读 · 0 评论 -
【第六章:串扰噪声 上】静态时序分析圣经翻译计划
本文由知乎赵俊军授权转载,知乎主页为https://www.zhihu.com/people/zhao-jun-jun-19本章节介绍了纳米技术中ASIC的信号完整性(signal integrity)。在深亚微米(submicron)技术中,串扰(crosstalk)在设计的信号完整性中起着重要作用,串扰噪声是指两个或多个信号之间无意间的耦合。相关的噪声和串扰分析技术,即...原创 2020-11-29 19:09:00 · 1090 阅读 · 0 评论 -
【第五章: 延迟计算 下】静态时序分析圣经翻译计划
本文由知乎赵俊军授权转载,知乎主页为https://www.zhihu.com/people/zhao-jun-jun-195.4 压摆合并当多个压摆到达一个公共点时(例如在多输入单元的情况下)会发生什么呢?这种公共点称为压摆合并点(slew merge point)。 选择哪个压摆在压摆合并点处继续向下传播呢?考虑图5-10所示的2输入单元:由于引脚A上的信号改变,引脚Z上...原创 2020-11-28 16:36:00 · 730 阅读 · 0 评论 -
【第五章: 延迟计算 上】静态时序分析圣经翻译计划
本文由知乎赵俊军授权转载,知乎主页为https://www.zhihu.com/people/zhao-jun-jun-19本章节介绍了用于布局前后时序验证的基于单元(cell-based)的设计的延迟计算(delay calculation)。前几章重点介绍了对互连线和单元库的建模,单元和互连线建模技术可用于获得设计的时序信息。5.1 概述5.1.1 延迟计算基础...原创 2020-11-27 16:25:00 · 1324 阅读 · 0 评论 -
【第四章:互联寄生 下】静态时序分析圣经翻译计划
4.3 提取所得寄生参数的表示方法从布局(layout)中提取的寄生参数可以用三种格式描述:详尽的寄生参数格式 :Detailed Standard Parasitic Format(DSPF)精简的寄生参数格式 :Reduced Standard Parasitic Format(RSPF)标准的寄生参数格式 :Standard Parasitic Extraction Fo...原创 2020-11-25 10:44:00 · 749 阅读 · 0 评论 -
【第四章:互联寄生 上】静态时序分析圣经翻译计划
本文由知乎赵俊军授权转载,知乎主页为https://www.zhihu.com/people/zhao-jun-jun-19本章节介绍用于处理和表示互连寄生(interconnect parasitics)现象的各种技术,以验证设计的时序。在数字设计中,将标准单元或块(block)的引脚连接在一起的线(wire)称为网络(net)。网络通常只有一个驱动,但它可以驱动多个扇出...原创 2020-11-15 21:58:00 · 594 阅读 · 0 评论 -
【第三章:标准单元库 下】静态时序分析圣经翻译计划
本文由知乎赵俊军授权转载,知乎主页为https://www.zhihu.com/people/zhao-jun-jun-193.6 黑盒的接口时序模型本节将介绍黑盒(任意模块或块)的IO接口时序弧,时序模型将捕获黑盒(black box)IO接口(interface)的时序。黑盒的接口时序模型可以具有组合逻辑弧,也可以有时序逻辑弧。通常,这些时序弧也可能取决于状态。对于如图3...原创 2020-11-12 13:11:00 · 2264 阅读 · 0 评论 -
【第三章:标准单元库 中】静态时序分析圣经翻译计划
本文由知乎赵俊军授权转载,知乎主页为https://www.zhihu.com/people/zhao-jun-jun-193.4 时序模型-时序逻辑单元考虑如下图3-8所示的时序逻辑单元的时序弧:对于同步(synchronous)输入,例如引脚D(或SI,SE),存在以下时序弧:建立(Setup)时间检查时序弧(包括上升沿和下降沿)保持(Hold)时间检查时序弧(包括...原创 2020-11-09 12:08:00 · 1521 阅读 · 0 评论 -
【第三章:标准单元库 上】静态时序分析圣经翻译计划
本文由知乎赵俊军授权转载,知乎主页为https://www.zhihu.com/people/zhao-jun-jun-19本章节介绍库(library)里单元描述中所提供的时序信息。单元可以是标准单元、IO缓冲器或者是如USB内核这样的复杂IP。除时序信息外,库单元描述中还包含一些其它属性,例如单元面积和功能,这些属性与时序无关,但在RTL综合(synthesis)过程中...原创 2020-11-09 12:06:00 · 1375 阅读 · 1 评论 -
【第二章 STA概念 下】静态时序分析圣经翻译计划
本文由知乎赵俊军授权转载,知乎主页为https://www.zhihu.com/people/zhao-jun-jun-19本章节介绍CMOS技术的基础知识以及执行静态时序分析所涉及的术语。2.5 波形的压摆压摆率(slew rate)的定义是电压转换速率。在静态时序分析中,通常会根据电平转换的快慢来衡量上升波形或下降波形。 压摆(slew)通常是根据转换时间(transi...原创 2020-10-28 10:30:00 · 1659 阅读 · 0 评论 -
【第二章 STA概念 上】静态时序分析圣经翻译计划
本文由知乎赵俊军授权转载,知乎主页为https://www.zhihu.com/people/zhao-jun-jun-19本章节介绍CMOS技术的基础知识以及执行静态时序分析所涉及的术语。2.1 CMOS逻辑设计2.1.1 基本MOS结构MOS晶体管(NMOS和PMOS)的物理实现如图2-1所示。源极(source)和漏极(drain)区域之间的距离(channel l...原创 2020-10-26 10:51:00 · 950 阅读 · 2 评论 -
【第一章:绪论】静态时序分析圣经翻译计划
本文由知乎赵俊军授权转载,知乎主页为https://www.zhihu.com/people/zhao-jun-jun-19众所周知,静态时序分析是IC工程师必备知识点,也是秋招中笔试面试的高频考点。网上不乏优秀视频课,如V3学院尤老师、小梅哥、IC创新学院邸志雄老师的课。《Static Timing Analysis for Nanometer Designs:A Prac...原创 2020-10-25 21:55:00 · 2066 阅读 · 0 评论