一、RISC和CISC
一个处理器支持的指令,和指令的字节集编码,称为其:指令集体系结构ISA。
1-1、指令集发展的两种途径
- RISC:精简指令集计算机
- CISC:复杂指令集计算机
1-2、RISC和CISC的区别
1-3、真题
真题1:
真题2:
真题3:
真题4:
真题5:
真题6:
二、指令流水线
2-1、指令的控制方式
- 顺序方式
- 重叠方式
- 流水线方式
2-2、指令流水线
5条指令的执行时间:
(0.1+0.2+0.3 )+ 4*0.3
流水线方式下,n条指令的执行时间:
第一条指令的执行时间 +(n-1)*最长段的时间。
T6 和 T7就是流水线的断流现象:该时间段并不是I、C、O三步骤都同时存在。
2-3、相关公式
2-3-1、加速比
加速比 = 不采用流水线执行时间 / 采用流水线执行时间
流水线的断流,会导致加速比下降。
2-3-2、操作周期
操作周期 = 最长时间段
若是一个指令分为5步执行,时间最长的步骤所占用的时间,就是操作周期。
2-3-3、吞吐率
单位时间内,执行的指令数。
(一条指令的)吞吐率 = 最长时间段的倒数(1 / 最长时间段)
(n条指令的)吞吐率 = n * [ 1 / (第一条指令的执行时间 +(n-1)* 最长段的时间)]
2-4、真题
真题1:
真题2:
真题3:
真题4:
真题5:
真题6:
真题7:
真题8:
真题9:
真题10:
三、存储器
计算机的三层存储结构:高速缓存Cache、主存、辅助存储器(外存)。
3-1、存储器的分类
3-1-1、按照存储器的位置分类
1、内存(主存):
容量小,速度快
2、外存(辅存):
磁盘、磁带、光盘......
cache:高速缓存
3-1-2、按存储器的读写方式分类
1、读写存储器:RAM(random access memory)
随机存储器RAM的分类:
- 静态随机存储器SRAM:存储原件采用触发器记忆信息,当电源被切断后,原来保存的信息会丢失;
- 动态随机存储器DRAM:需要周期性刷新来保持数据。
SRAM、DRAM:易失性存储器。
SRAM优点:
- 不需要动态刷新;
- 存取速度快;
SRAM缺点:
- 所用原件多,集成度比DRAM低;
- 功耗大;
- 体积大;
- 制造成本比DRAM高!
DRAM优点:
- 所用原件少,集成度高;
- 功耗低,便于大规模集成;
DRAM缺点:
- 需要定期刷新;
- 外围电路比较复杂。
2、只读存储器:ROM
- 固定只读存储器ROM(厂家生产时写好数据,只读,不能修改)
- 可编程的只读存储器PROM(用户一次性写入,写入后不能修改)
- 可擦除可编程的只读存储器EPROM(读/写,可修改,用紫外线擦去修改)
- 电擦除可编程的只读存储器EEPROM(读/写,可修改,用电擦去修改)
- 闪速存储器(闪存):
闪存:
以块为单位;
断电后,信息不会丢失;
闪存的特性介于可擦除可编程的只读存储器EPROM和电擦除可编程的只读存储器EEPROM之间,类似于电擦除可编程的只读存储器EEPROM,速度远快于可擦除可编程的只读存储器EPROM
3-1-3、按访问方式分类
1、按地址访问的存储器
2、按内容访问的存储器
如: 相联存储器
3-1-4、按寻址方式分类
- 随机存储器
- 顺序存储器:磁带
- 直接存储器:磁盘
直接存储器,介于:随机存储器、顺序存储器之间。
磁盘对磁道的寻址是随机的;在一个磁道内,则是顺序的。
3-2、虚拟存储器
构成:主存 + 辅存
3-3、局部性原理
- 时间局部性原理
- 空间局部性原理
3-3-1、时间局部性原理
在相邻时间内,会访问同一个数据项。
3-3-2、空间局部性原理
相邻的空间地址会被连续访问。
3-4、真题
真题1:
真题2:
真题3:
真题4:
真题5:
真题6:
真题7:
真题8:
闪存,类似于U盘。
主存,易失性存储器。
真题9:
四、高速缓存Cache
用来存放当前最活跃的程序和数据;
速度一般比主存快5~10倍;
对程序员来说是透明的。
4-1、cache的组成
Cache、主存、CPU之间的关系:
Cache与主存地址的映射,由硬件自动完成。(考了6次)
通常Cache被集成到CPU内。
1、cache的存储部分
存放主存的部分拷贝信息。
2、Cache的控制部分
判断CPU要访问的信息是否在Cache中:
- 命中(存在):直接对Cache存储器,寻址;
- 未命中(不存在):按照替换原则,将主存的一块信息放到Cache的哪一块中。
4-2、替换算法
目标:使得Cache获得尽可能高的命中率。
- 随机替换算法
- 先进先出算法
- 近期最少使用算法
- 优化替换算法
Cache命中率、Cache容量之间的关系:
容量越大,命中率越高。
增加Cache的容量,意味着:增加Cache的成本,增加Cache的命中时间。
4-3、高速缓存Cache中的地址映像方法
地址映像:将CPU送出去的主存单位的地址,转换为Cache存储器的地址。
Cache与主存地址的映射,由硬件自动完成。
Cache的地址映像分类:
- 直接映像
- 全相联映像
- 组相联映像(前两种的折中)
4-3-1、直接映像
主存的块与Cache的块的对应关系是固定的。
主存分区!!!
缺点:冲突大!
4-3-2、全相联映像
允许主存中的任一块,调入Cache存储器的任何一块的空间中。
主存和Cache存储器,均分成大小相同的块。
发生块冲突次数最小。 只有在Cache中的块全部装满后,才冲突。
4-3-3、组相联映像
主存按Cache容量分区,每个区分为若干组,每组包含若干块。Cache也进行同样的分组和分块。
主存中一个组内的块数与Cache中一个组内的块数相等。
组间采用直接映像方式(固定),组内采用全相联方式(任意)。
冲突较少。
4-4、真题
真题1:
真题2:
真题3:
真题4:
真题5:
真题6:
因为Cache是透明的,程序员访问不到。
真题7:
真题8:
真题9:
真题10:
真题11:
五、中断
1、中断向量(断点)
提供中断服务程序的入口地址。
把所有中断服务程序的入口地址汇集为中断向量表。
2、中断响应时间
发出中断请求开始,到进入中断服务程序。
3、保存现场
目的:返回来继续执行源程序
4、真题
真题1:
真题2:
真题3:
真题4:
真题5:
真题6:
真题7:
六、输入输出(I/O)控制方式
- 程序查询方式
- 中断驱动方式
- 直接存储器方式(DMA)
6-1、程序查询方式(程序直接控制方式)
特点:
6-2、中断驱动方式
特点:
6-3、直接存储器方式(DMA)
特点:
DMA控制器控制系统总线完成数据传送。每传送一个数据都需要占用一个总线周期。
6-4、真题
真题1:
真题2:
真题3:
真题4:
真题5:
真题6:
真题7:
由外设直接将数据存入内存。
真题8:
真题9:
真题10:
真题11:B
七、总线
考的比较偏(知识点没有考书上的),只有1分。
不一定考,了解即可。
7-1、总线的分类
- 数据总线
- 地址总线
- 控制总线
7-2、常见总线
- ISA总线
- EISA总线
- PCI总线:内总线,采用平行传输方式。(并行内总线)
- PCI Express总线
- SCSI:并行外总线。
7-3、真题
真题1:
真题2:
数据总线宽度:
数据总线负责整个系统的数据流量的大小,而数据总线宽度则决定了CPU与二级高速缓存、内存以及输入/输出设备之间一次数据传输的信息量。由字长决定。
地址总线的宽度:
简单的说是CPU能使用多大容量的内存,可以进行读取数据的物理地址空间。由内存单位的地址宽度决定。
真题3:
真题4:
真题5:
系统总线,又称为内总线。
真题6:
真题7:
真题8:
单总线:
单总线结构在一个总线上适应不同种类的设备,通用性强,但是无法达到高的性能要求。
专用总线:
专用总线可以与连接设备实现最佳匹配。
真题9: