VIVADO2022 sdk 工程创建流程

最新推荐文章于 2023-04-24 21:10:24 发布
最新推荐文章于 2023-04-24 21:10:24 发布
阅读量1.8k 收藏 2
点赞数
分类专栏： fpga 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_31764341/article/details/129074231
版权

正点原子uart历程复现
create block design（起名 为System） -> open block design -> +号/IP catalog 中搜索zynq
双击打开，
在这里插入图片描述
在这里插入图片描述

将和pl相关的时钟都干掉
再auto 布线一下
把herarchy中的sources 中的system.bd右键、
在这里插入图片描述

在这里插入图片描述
无脑下一步导出 如果不能无脑下一步，生成遇到错误，找其他的工程试试，大概率工程的问题，没找到原因。
我用正点原子的工程升级后删了IP核重新走 了一遍，也是这个流程就能导出了。
生成xsa 文件
然后再单独打开vitis ，先创建平台工程 ，再创建应用工程
选择从刚才生成的xsa文件生成，，无脑下一步 创建helloword例程
在这里插入图片描述

define_mine
关注
  • 0
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
Vitis 2022.1 ML Vivado 2022.1 ML
08-08
链接：https://pan.baidu.com/s/157P5m2jRg5nLWb6ZVzOL4Q?pwd=g3pr 提取码：g3pr
Vivado+Vitis工程创建
qq_37442263的博客
10-23 4266
对于19年及之后的vivado+vitis开发，做一个新建工程的记录
vivado 开发教程(三) 在SDK中创建应用工程
热门推荐
falwat的专栏
01-08 2万+
本文介绍如何导出硬件平台, 并启动SDK开发应用程序及板级支持包(BSP).点击vivado 开发教程 汇总, 查看教程的其他内容. 导出硬件平台 选择菜单"File | Export | Export Hardware...", 点击"OK",导出硬件平台. 选择菜单"File | Launch SDK", 打开Xilinx SDK, 首次打开界面如下图所示. 新建应用工程及B......
Xilinx_Vivado_SDK_2017.rar
09-21
由于安装包很大，所以采用链接分享的形式，所以资源本身不是很大。网上的资料很多，最近在安装和使用过程中也找了不少资料。但是有些不能用。这个资源和教程是综合网上一些信息，亲测有效（2019年9月20日）总结起来的，上传一下，节省大家一些时间。如果安装过程中出现安装vivado中提示VC有错误，请取消安装，点开主页找“安装vivado中提示VC有错误”资源，获取解决方案。
vivado2017.4制作zynq相关启动文件.docx
10-18
文档详细描述了如何一步一步制作zynq启动所需要的四个文件BOOT.bin,u-boot.elf,uImage,devicetree.dtb,文档配图不多，但是都是干货，验证过的，如有问题留言交流
Vivado更新比特流（.xsa）文件后，如何在vitis中更新硬件bsp文件？
我为人人，人人为我
04-24 6991
vivado 更新vitis中的bsp文件
Xilinx Vivado2020.2创建MicroBlaze工程生成xsa文件
wenchuan0910的博客
11-26 6642
本教程以Xilinx VCU108 Evaluation Board为例，讲解用Xilinx Vivado 2020.2创建MicroBlaze软核工程，然后再用Xilinx Vitis 2020.2建立Hello World C程序工程的完整操作步骤。 1、打开Vivado 2020.2，并新建Project
Vivado SDK工程创建指南
m0_53606280的博客
09-07 3975
ZYNQ IP核设计与SDK使用
.xsa文件生成
weixin_44882546的博客
03-12 6254
.xsa文件的生成 Vivado工程建立 你好！ 这是你第一次使用 Markdown编辑器 所展示的欢迎页。如果你想学习如何使用Markdown编辑器, 可以仔细阅读这篇文章，了解一下Markdown的基本语法知识。 1. 我们对Markdown编辑器进行了一些功能拓展与语法支持，除了标准的Markdown编辑器功能，我们增加了如下几点新功能，帮助你用它写博客： 全新的界面设计 ，将会带来全新的写作体验； 在创作中心设置你喜爱的代码高亮样式，Markdown 将代码片显示选择的高亮样式 进行展示； 增加
vivado 2022与2018之间差异
小刚专栏
09-27 1万+
最近接触vivado，目前最新的版本为2022.1的版本，但网上的很多例子都是基于2018的版本的，因此在操作的时候，会比较麻烦。2018：相当于一个工程里面的一部分，因此，很多关联都开始帮你建立好，platform也默认帮你建立好。2022：vitis 官网是号称是独立的，因此，在更多意义上，这个是跟vivado是同一级别的。正因为独立，第一次使用vivado的硬件环境，需要先建立platform，否则比较尴尬。-----主要是两个一级菜单位置也不一样，第一次使用的时候，会有点懵逼。
俄罗斯方块vivado工程-sdk
06-14
俄罗斯方块vivado工程(sdk实现)，如有需要，可以下载，谢谢大家。
vivado sdk 2019.1 GDB debug 修复工具
12-05
vivado sdk 2019.1 GDB debug 修复工具
101-Vivado创建工程（LED工程）
12-31
FPGA初级就业课程共100篇文章，目的是为了让想学FPGA的小伙伴快速入门。
vivado2022.1 仿真找不到gcc
qq_31764341的博客
08-03 3006
按照下图 ，将GCC_SIM_EXE_PATH作为系统/用户变量命名，添加到系统/用户变量。不知道哪个能生效，两个都添加了 ，报错消失。
ISE14.7 写时钟做输出时用ip核的时钟assign过去时报错 记录
qq_31764341的博客
07-23 2181
ERROR:Place:1136 - This design contains a global buffer instance, <clk1/clkout1_buf>, driving the net, <S_CLK_IN_OBUF>, that is driving the following (first 30) non-clock load pins. < PIN: S_CLK_IN.O; > This is not a recommend
ISE 14.7 spartan6 没有error编译map通不过
qq_31764341的博客
07-28 1726
我个人的角度 map通不过 但是前面的过了 说明程序问题不大，看看是否加chipscope了，不知道为什么用chipscope检测时钟引脚，有的编译就会不通过，但是也不报错，一堆warnings 但是就是通不过，注意，有的时候能过。不确定是频率的问题还是什么问题。 ...
正点原子 eeprom FPGA(verilog)编程
qq_31764341的博客
05-20 1687
eeprom 出于积累Verilog编程和调试经验的需求，用这个东西练手 使用的是正点原子领航者zynq的板子 实验环境过于优越了 导致进度慢就会很自责 ，程序一天出来了 。。 写个总结算是对得起我这两天的debug， eeprom 用的是板子上自带的AT24C64 iic时序 先分析下这货的iic时序，后面再说这货的iic读写时序 这里提前说一下，虽然很多设备都叫iic但是iic和iic之间也是有区别的，所以在写时序的时候一般最好还是看一眼手册和你之前用的iic是不是一样的 简单说两句这个图，你生成的S
fpga ISE14.7 流水灯 chipscope 仿真
qq_31764341的博客
06-19 1638
反正得加个时钟不然不认chipscope不认输入说带不起来，加完了chipscope和时钟之后报错就没停过 .果然如此 首先编译报错 ERROR:Pack:1654 - The timing-driven placement phase encountered an error. Mapping completed. See MAP report file “test_map.mrp” for details. Problem encountered during the packing phase.
ALINX 7021 使用 SDK 按键控制LED，流程和代码
最新发布
06-06
1. 首先，在Vivado中创建一个新的工程，并添加ALINX 7021 SDK的FPGA芯片作为目标设备。 2. 在工程中添加一个IP核，用于控制LED。您可以使用Vivado自带的IP核生成器来创建一个LED控制器IP。 3. 然后，在工程中添加...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

define_mine

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值