VivadoHLS+SDK开发流程(记录)

最新推荐文章于 2025-03-28 09:16:07 发布

TaylorS_SF

最新推荐文章于 2025-03-28 09:16:07 发布

阅读量1.9k

点赞数 2

分类专栏： FPGA 文章标签： c++ pcb设计制作 fpga

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/weixin_39092315/article/details/123300875

版权

本文详细介绍了使用Vivado HLS进行FPGA浮点运算协处理器的设计流程，从创建工程、编写C++代码、仿真验证到生成RTL，最后在Vivado中创建工程进行综合部署。主要涉及的关键步骤包括设置Top function、配置器件、数据流优化及Vivado中的后续操作。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

1.使用软件

在这里插入图片描述
版本号不一定都需要对齐。整个流程以FPGA浮点协处理为例。

2.Vivado HLS

2.1创建工程

在这里插入图片描述

1为创建新工程，2为打开已创建工程，3为打开例子工程。
在这里插入图片描述

Project name 创建工程名字，建议和后续.c文件一致
在这里插入图片描述

Top function可以现在填，也可以后续改：
在这里插入图片描述

包括后续修改top文件都是在这选取，其会将多个函数名显示在3处，选择即可。

最低0.47元/天解锁文章

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。