iddr原语使用说明_FPGA vivado、SDK使用及遇到的问题整理

本文介绍了如何在Vivado中新建工程并使用IDDRI原语,包括IP核的包裝、SDK的使用,以及在过程中遇到的BUFG和BUFH的时钟优化问题。此外,还分享了在SDK中编写C代码进行硬件控制的经验,以及解决ILA调试和设备连接错误的方法。
摘要由CSDN通过智能技术生成

一、新建vivado工程

在添加source file时,内部有sram或fifo的,先把sram,fifo需要转化成vivado可识别的.ngc格式,可以和RTL一起吃进去。

v2-653c96197def94044ac3d7a1472e1ab1_b.jpg
添加RTL和SRAM等

在Add Existing IP时选Add Directories,选择IP core目录,或者add file吃.xci文件(xml格式的文件,它能够收集所有的配置信息),vivado会自动识别添加IP core,我这个目录下放了3个IP core,被自动识别并陈列了出来。

v2-16d86cf0b6f182cce9b85fd3a0247df3_b.png
已经生成好的IP可以直接在创建工程时添加

IP package好后,可以在block design直接调用,使用方便。若是要package IP的,建议XDC文件搭建完block design之后再吃,不然IP内部包含约束的属性,不好修改。(但我想除非全用block design搭建工程,且IP不需要修改,package才会比较方便吧)

v2-0cd0a607bb21c0b09bc58231f16a5153_b.jpg

添加constraint file,这里提供了一个约束4个clock,设置为互斥的false path的样本。设为false_path后,穿频部分的电路不再做timing检查

二、Package IP方法

(建议要Package IP的,前面的步骤就不要做,添加工程文件从这一步搞起,因为Package IP会自动打开一个工程,这样搭建Block Design的这个工程就是新的,不会和Pachage IP工程混乱)Tools-> Create and Package New IP -> Package current project -> include .xci file(官方推荐做法,.xci文件中include了优化流程的path,若include IP generated files可能会出现未知问题) –> Finish

至此,左边Design Sources中出现IP-XACT,里面有component.xml文件,封存着IP相关信息。

点击中间最后一栏Review and Package -> edit packaging settings,可以勾选Create archive of IP,可生成Zip压缩文件,方便存档及使用。点击OK,点击右下角Package IP。User IP的package就打包好了,可以在Block Design中使用了。

v2-1cde9fd54cfb18fbddd63b8780597222_b.jpg

点击Create Block Design,在IP Catalog-> User Repository -> UserIP 中就可以找到刚封装好的IP。

三、搭建SOC系统

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值