二进制加权电容器阵列的构建公共质心布局和布线

摘要

电容数模转换器 (DAC) 的准确度和线性度取决于精确的电容器比率，但这些比率会受到工艺变化和寄生效应的干扰。 本文开发了用于电荷共享 DAC 中二进制加权电容器的公共质心布局和布线的快速构建程序。 寄生效应还会降低电容器阵列的开关速度，尤其是在具有严重导线/通孔电阻的 FinFET 节点中。 为了克服这个问题，电容器阵列的布局和布线以优化开关速度，以 3dB 频率测量。 3dB 频率和 DAC INL/DNL 之间的平衡通过通过计数与色散进行权衡来显示。 该方法以低运行时间提供高质量的结果。

背景

诸如电荷缩放数模转换器 (DAC)（图 1）等电路的精度和性能取决于二进制加权电容器比率 [1]、[2]，这可能会受到失配的干扰。 我们考虑了用于 DAC 的二进制加权电容器阵列的 CC 布局 [3] 问题，它减少了系统失配，并利用问题结构来优化 DAC 性能指标。 一些解决 CC 布局的相关工作（例如，[4]、[5]）没有利用 DAC 的特定属性。 对于 DAC 结构，布线寄生效应至关重要，但许多先前的 CC 布局方法 [5]-[7] 忽略了它们的影响。 确实包含路由考虑的方法 [8]-[10] 是基于计算成本高的随机搜索 [1]、[2]、[8]、[10]。 相反，我们开发了一种快速、建设性的方法。

我们专注于单位导线/通孔电阻较高的 FinFET 节点的布局。 现有技术解决了较旧的体技术节点，并且不能轻易地适应 FinFET 设计，例如，[11]、[12] 中的布线绕道会导致高电阻损失。 FinFET 节点中的模拟设计有利于具有高电容密度和低电阻器件层连接的 MOM 电容器，但之前很少有努力 [9]、[10] 考虑用于 MOM 电容器的 CC 布局； 无解决 FinFET 节点问题。

我们工作的主要贡献如下。 (1) 我们为二进制加权 DAC 电容器阵列的 CC 布局提出了一种快速、建设性的布局/布线算法。 该路由器适用于新的螺旋样式、现有的棋盘方法和新的块棋盘放置系列。 (2) 我们以 FinFET 技术为目标，通过构建具有较少通孔的 CC 结构来应对通孔/线电阻，并通过在低金属层中使用平行线实现更大的有效线宽（根据宽度量化的要求）。 (3) 我们表明，改善色散（降低 INL/DNL 方差）的先前放置方法会导致不可接受的 3dB 频率。 我们介绍了螺旋放置方法，该方法显示 3dB 频率比以前的工作有了很大的改进，但 INL/DNL 有一些成本，并且阻止了将 3dB 频率与 INL/DNL 进行权衡的棋盘方法。

调研

数据集与实验

具体方法

1 矩阵长宽计算：
2 布线电阻和分散度之间的布局权衡：
通过色散确保随机变化下的良好匹配，这反映了CC阵列中C0到CN的单位电容的分布。 另一个主要考虑因素是构建优化互连寄生效应的布线友好型布局。 以前的努力并没有解决 FinFET 技术的特定需求，即具有高导线电阻和更高的通孔电阻。 由于 FinFET 技术使用保留方向布线，特别是在用于 MOM 电容器的较低金属层中，导线中的每个弯曲都会因层变化而产生通孔电阻成本。
减少通孔数量对于降低互连电阻和提高 3dB 频率至关重要。 高分散棋盘放置 [7] 的扩展与电容布线寄生参数匹配，但忽略了电阻：结果显示通孔数很高。 我们考虑了一系列新的建设性布局解决方案——螺旋布局和块棋盘 (BC) 方法——以平衡互连寄生效应和色散。

2.1 用于优化互连寄生效应的螺旋布局
该解决方案最大限度地减少了连接中的弯曲数量，如图 2(a) 中的 6 位 DAC 所示。 由于 C0 和 C1 中的单元电容器数量为 1，一个奇数，因此不可能实现公共质心放置。 相反，我们将它们放置在尽可能靠近公共质心的位置，以限制过程变化的影响。 在这里，我们将 C0 和 C1 放置在靠近中心的对角线上。 接下来，我们将 C2 的所有电容器，然后是 C3，依此类推，从中心开始按螺旋顺序排列。
每当我们沿螺旋线放置一个单元电容器时，我们也会在其反射处放置另一个单元电容器以保持 CC 特性。 以CC点为原点（图中红点），如果我们将一个单位电容放置在一个正方形（d1，d2）中，它会在位置（-d1，-d2）处伴随着另一个单位电容。 例如，当螺旋将 C2 的单位电容器放置在图中的 (-1, -1) 处时，我们将 C2 的另一个单位电容器放置在 (+1, +1) 处。 我们将 C3 的单位电容器放置在沿螺旋线的第一个空位置，首先放置在 (1, 2)，然后将其反射放置在 (-1, -2)，依此类推。
除了 C2 之外，这种技术自然地将电容器的多个单元单元排列在同一行或列中，该方法减少了连接它们所需的过孔（对应于导线“弯曲”）的数量。 这种方法在保持足够分散的同时还减少了布线连接所需的匝数（对应于过孔）。 该方法虽然简单，但与以前的方法不同：最接近的类似方法是[4]，混合使用矩形和圆形进行放置，以及[17]使用交错的行，但没有达到很好的分散效果。

2.2 优化色散的棋盘放置
[7] 在另一个极端，[7] 通过在棋盘图案中散布单位电容器来优化分散度，如图 2(b) 中的 6 位 DAC 所示。 对于 6 位 DAC，C6 的 32 个单位电容首先以 8×8 的阵列排列在“棋盘”的黑色方格上； 然后放置C5的16个单元电容； 等等。 但是，这里的布线阻力成本很大。

2.3 块棋盘（BC）方法
块棋盘方法试图通过实现棋盘方法的分散和螺旋方法的较低路由成本来找到两全其美的方法。 用于 6 位 DAC 的这种方法的示例如图 1 和图 2 所示。 2（c）和2（d）。 这种结构的内核是传统的棋盘布局，用于具有较少单元单元（此处为 C0 到 C4）的电容器：这提供了良好的分散性，虽然它具有大量的弯曲/通孔，但其导线 RC 是 通常比较大的电容器 C5 和 C6 小，并且不限制 3dB 频率，该频率由最坏情况下的时间常数决定。 这里的外走廊有 2 个单元格的宽度。 由于 n6 : n5 =2:1，我们首先将 C6 的一半单元格布置成簇，然后执行棋盘放置，将 C6 的剩余单元格与 C5 交替。 针对外部走廊中的不同粒度显示了两种布局。
其他的 BC 结构可以用 C0 --Ck 的内部全棋盘核心和 Ck+1 --CN 的外部块结构来构建。 MSB 电容器不会对 DAC 精度产生很大影响，因为它们的变化是通过比 LSB 电容器更多的单位电容器来平均的。 MSB 电容在 BC 中使用的过孔比棋盘中的要少，从而产生更高的 3dB 频率。 要创建块棋盘布局，从 i = k+1 开始，在每一步中，我们为 Ci 选择块大小并将块以棋盘方式放置。 我们增加 i 并重复直到 i = N; 如果 N 是奇数，我们还以块棋盘方式添加dummy。

布线

1 CC 阵列内的布线模式：
CC 阵列中的电容器 Ci 存在以下布线寄生效应：
(1) 对地的顶板电容 CTS i （图 1）参与了 Vout 的评估。 寄生 CTS i 导致增益误差，影响 INL/DNL。 由于所有顶板均已连接，因此这些寄生效应在运算放大器输入端并行出现。 必须使用短路径将这种寄生效应降至最低。
(2) 顶板间寄生电容 CTB i （图 1）与电容器 Ci 并联，有效地增加了 Ci 的值。 因此，有几种技术努力使其与 Ci [11]、[12] 成比例。
(3) 接地的底板电容 CBS i 连接到将其充电至 VREF 的开关和驱动器。通过确保开关开启足够长的时间（第 III-B 节），其对线性度量的影响最小。
与 [8] 中一样，我们使用非重叠布线来最小化 CTB i，该布线将布线顶板和底板的电线分开。 MOM 电容器通常使用 3 层或更多金属层，即使使用保留层方向对金属进行布线，也可以在同一方向进行无过孔连接。

2 连接单元电容器组形成：
为了连接每个 Ci 的单元电容器的所有底板，我们首先创建每个 Ci 的相邻单元电容器的连接电容器组。 我们在图 G 中用节点表示单位电容器，这些相邻单位电容器的节点之间有边。

我们在 G 上应用广度优先搜索 (BFS) 算法来查找其连接的组件（连接的电容器组）。 BFS 树中相邻单元电容器的底板使用分支线连接：每个连接立即镜像到 CC 布局中对角对称位置的单元电容器，保持对称布线。 用于螺旋布局的 6 位 CC 阵列的连接单元电容器组如图 3(a) 所示。 第 IV-B4 节讨论了底板布线的并行连接（此处显示为 C6）如何提高性能。 类似的方法可用于块棋盘放置。 棋盘放置没有底板连接的电容器组。

) 底板路由: 底板路由需要单独的路由来连接每个Ci的单位电容组。对于DAC，电容阵列中的底板端子连接到在阵列外部聚集在一起的开关和驱动器。由于这些是嘈杂的数字结构，因此它们在阵列外部聚集在一起，远离敏感的模拟元素。在不失一般性的情况下，我们假设该簇位于阵列下方，即终端必须进入阵列的底部。导线在垂直轨道的电容器阵列列之间布线: 由于导线数量很少，因此与单位电容器尺寸相比，轨道的列之间的间距可以忽略不计。

我们使用三种类型的导线进行布线（图 3（b））：分支线用于连接电容器组内的单元电容器，或单元电容器组连接到主干线，主干线沿垂直轨道连接不相交的连接电容器组，以及 桥接线连接阵列外围的主干线。 路由方法在算法 1 中进行了概述，包括三个步骤：通道选择（步骤 1）、轨道分配（步骤 2）和路由（步骤 3）。

通道选择尝试将电容器组分配给通道，以便它们最大化轨道共享。 如果两个连接的电容器组共享一个公共的垂直通道跨度，它们可以共享一个沿轨道的连接。 i 上的外循环遍历所有电容器 Ci。 j 上的下一个循环为 Ci 考虑每个未访问的电容器组 p，并寻找其他电容器组 q（在 k 上的循环中）与之共享通道。 第 14 行检查 p 和 q 是否共享水平跨度：如果不是（例如，对于图 3（a）中 C4 的电容器组），则它们不能共享通道； 如果他们这样做（例如，对于图中的 C5 组），可以共享的通道位于 p 和 q 跨越的列的左/右（对于 C5，第三到第六列）。 接下来，我们选择最接近的单元 up ∈ p 和 uq ∈ q（第 16 行），它们将连接到轨道中的主干线：这个选择最小化了连接 p 和 q 的主干线长度段。 在连接的情况下，我们选择最靠近布局底部的电线，以尽量减少与底部驱动器的连接长度。 在图 3(a) 中，我们选择第 2 列中上部 C5 组的最低单元格和第 3 列中下部 C5 组最左侧单元格； 并不是说它在第 6 列和第 7 列中的对称相反被 tie-breaker 消除了，因为它会导致到底部的布线长度更长。

值得跟进

1. [8] 布线 使用保留层方向对金属进行布线，也可以在同一方向进行无过孔连接