电容DAC版图布局

最新推荐文章于 2022-12-03 11:40:35 发布
VIP文章 最新推荐文章于 2022-12-03 11:40:35 发布
阅读量4.1k 收藏 19
点赞数 4
分类专栏： SAR ADC ADC 版图 文章标签： 其他
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_43205692/article/details/106653398
版权

系统误差：包括光刻时带来的电容周长比例不匹配、刻蚀率不同使边长偏离以及外引线的寄生电容引起的偏差等，可以通过合理的版图布局改善或消除这类误差；
随机误差：由电容边长的随机变化、氧化层厚度和介电常数的随机变化等构成，只能通过工艺技术水平的提高来减小这类误差。
二维共质心对称方式
7 个二进制加权电容和一个单位电容。
在这里插入图片描述
一种应用于RFID的低功耗SAR ADC的设计

最低0.47元/天 解锁文章
模拟是个坑
关注
  • 4
    点赞
  • 踩
  • 19
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
EDA/PLD中的解析高速ADC和DAC与FPGA的配合使用
10-20
许多数字处理系统都会使用FPGA，原因是FPGA有大量的专用DSP以及block RAM资源，可以用于实现并行和流水线算法。因此，通常情况下，FPGA都要和高性能的ADC和DAC进行接口，比如e2v EV10AQ190低功耗四通道10-bit 1.25 Gsps ADC和EV12DS130A内建4/2:1 MUX的低功耗12-bit 3 Gsps DAC。 通常情况下，这些转换器的采样率都达到了GHz的级别。对工程师团队来说，除了混合信号电路板布局之外，理解和使用这些高性能的设备也是一个挑战。     这些e2v数据转换器具有带宽宽、性能好的特点—数据手册上通常称为模拟全功率带宽—即使是
SAR ADC系列21：看看版图布局
qq_41545745的博客
04-11 1970
电路整体原理图，版图布局，定制电容
电容阵列布局
Srfun的博客
06-15 1084
电容阵列 论文整理
电荷分级DAC中二元加权电容器的寄生感知大小和详细路由
Srfun的博客
06-17 1834
除了在共质心电容器布局过程中最小化随机和系统失配外，本文提出了文献中的第一个问题公式，该公式同时考虑了在共质心电容器布局生成过程中的电容器尺寸和寄生匹配，从而在电路的同时将功耗降至最低。 准确性/性能也很满意。 实验结果表明，与现有技术相比，所提出的方法可以实现非常显着的芯片面积和功耗降低。...
二进制加权电容器阵列的构建公共质心布局和布线
Srfun的博客
07-02 700
电容数模转换器 (DAC) 的准确度和线性度取决于精确的电容器比率，但这些比率会受到工艺变化和寄生效应的干扰。 本文开发了用于电荷共享 DAC 中二进制加权电容器的公共质心布局和布线的快速构建程序。 寄生效应还会降低电容器阵列的开关速度，尤其是在具有严重导线/通孔电阻的 FinFET 节点中。 为了克服这个问题，电容器阵列的布局和布线以优化开关速度，以 3dB 频率测量。 3dB 频率和 DAC INL/DNL 之间的平衡通过通过计数与色散进行权衡来显示。 该方法以低运行时间提供高质量的结果。诸如电荷缩放
(超级详细教程)cadence从原理图到版图layout,DRC、LVS、PEX、RVE后仿真AMS完整流程+SAR ADC项目
wang201938的博客
12-03 9799
cadence从原理图到版图layout,DRC、LVS、PEX、RVE后仿真AMS完整流程+SAR ADC项目+Bandgap LDO+Buck DCDC
ADC笔记（一）
http://www.icfgblog.com/
08-25 2139
耗时一学期的模拟IC实践课终于结束，经历了电路设计、前仿、版图、后仿、IOpad、金属dummy，最终生成GDSII文件的全部过程，确实收获不少，最终的版图如下，还挺有美感的。 这是8比特异步SAR ADC，没有加冗余，后仿的ENOB为7.77，采样速度是33M/s，希望流片之后不会变砖。 整个过程经历不少坑，希望做一些记录，纪念“那些月一起de过的bug”。 一、如何生成GDSII版图？ 模拟版图相信一般的专业课都会教，B站也有很多视频，比如画一个反相器，复杂一点的有五管放大器。版图方面也有一本很好的入
ADC笔记（二）
http://www.icfgblog.com/
08-25 2064
电路设计和前仿的时候，不需要考虑外围的IO PAD，但当通过了前仿，并且画好了除PAD的版图，该如何添加外围的PAD呢？ 最初的电路图如下： 对应的版图如下： 一、IO PAD 电路 一开始以为这些复杂的PAD需要自己手画，没想到它也是有电路图，我们需要在原来ADC_core(上图)的外面包一层PAD电路，然后调它的版图，最后连线，流程和搭ADC_core基本一致。 外面包的一层Pad电路如下： 这些pad有几个注意的地方： PAD也需要供电 数字输入、输出口需要添加driver 模拟输入口不能添加
移知丨一个芯片工程师的ADC学习笔记 （一）
nuoweishizi的博客
11-15 2742
我在做100MHz采样率这种数量级的SAR ADC的时候，我们的总电容其实都不大的，LSB电容不足1fF，整个SAR ADC的面积也很小，具体到CDAC，也就100*100左右。但是AC毕竟只是基于某个特定工作点的电路性能，实际中OP的输出输入都是有一定范围的，工作点偏了OP性能肯定也会发生改变，跑Tran，对Tran波形做DFT就能够知道信号的质量，DFT是对OP输出信号的线性度进行定量计算，反映了不同工作点情况下的OP性能参数变化（增益的变化、GBW的变化等）。有了初步参数，就可以仿了，然后再调。
二元加权电容器阵列的构造性共质心布局与布线
Srfun的博客
06-16 1576
我们提出了一种对布线友好的建设性 CC 布局和布线方法，以优化失配并最大限度地提高性能。 介绍了螺旋和块棋盘放置，并表明用色散折衷导线寄生可在 3dB 频率和 INL/DNL 之间取得平衡。
cadence 版图——基本器件
weixin_47139649的博客
07-01 6344
MOSFET finger 结构 a. Finger越多，寄生效应越小（gate 寄生 & 源漏寄生均降低）； b. 当宽长比较大时，常用Finger结构； Capacitor 常见的电容有两大类，Poly - Poly & Metal - Metal ; Poly - Poly 类型的电容，必须是2层poly的工艺才可加工； Metal - Metal 类型的电容，分为两种类型： 三明治结构（Sandwich） 和 Flux; sandwich 结构的版图： 其中， DUM_MCT是
DAC7311驱动代码
12-26
很稳定的DAC7311驱动代码，包含芯片的技术手册，方便移植学习使用，项目中使用，稳定性已测，参考使用中有相关问题请留言助解答
PCB布局时去耦电容摆放经验分享
01-19
对于电容的安装，首先要提到的就是安装距离。容值的电容，有的谐振频率，去耦半径，因此放在靠近芯片的位置。容值稍大些的可以距离稍远，外层放置容值的。但是，所有对该芯片去耦的电容都尽量靠近芯片。 下面的图1就是一个摆放位置的例子。本例中的电容等级大致遵循10倍等级关系。 还有一点要注意，在放置时，均匀分布在芯片的四周，对每一个容值等级都要这样。通常芯片在设计的时候就考虑到了电源和地引脚的排列位置，一般都是均匀分布在芯片的四个边上的。因此，电压扰动在芯片的四周都存在，去耦也必须对整个芯片所在区域均匀去耦。如果把上图中的680pF电容都放在芯片的上部，由于存在去耦半
PIC24HJ单片机自学笔记-带EEPROM和I2C的12位DAC芯片MCP4726
08-18
MCP4726是一个12位带EEPROM和I2C接口的串行DAC，其小封装很适合在布局紧凑的应用方案上。VREF或者VDD可以作为参考电压，如果是用VDD，则VDD连接内部参考电压，如果选择VREF，可以选择增益。内部带EEPROM,在掉电情况下，保存DAC寄存器的值和配置位的值。
SAR 模数转换器中的分离电容DAC校准-综合文档
05-22
SAR 模数转换器中的分离电容DAC校准
CMOS图像传感器中分段电容DAC非理想因素研究 (2014年)
06-12
CMOS图像传感器信号处理中通常采用分段电容DAC产生斜坡参考电压。研究了分段电容DAC精确的电容失配及寄生与其转换精度的关系式。基于对分段电容DAC工作原理的研究,导出了电容失配及寄生模型;针对其分数桥接电容失配...
PCB布局技巧: 带条纹的电容
07-15
本文主要讲了关于带条纹的电容的PCB布局技巧，希望对你的学习有所帮助。
PCB布局时如何摆放及安装去耦电容
07-20
本文主要介绍了一下关于PCB布局时如何摆放及安装去耦电容，希望对你的学习有所帮助。
电容类型
weixin_43205692的博客
06-05 8755
电容类型
滤波电感电容pcb布局
最新发布
07-28
滤波电感和电容在PCB布局中的目标是尽可能减少噪声和干扰，以提供稳定的电源和信号。以下是一些布局指导原则： 1. 尽量靠近负载：将滤波电感和电容放置在尽可能靠近其所需的电路元件或负载旁边，以最大限度地减少导线长度和电感。 2. 连接短而粗：使用短而粗的导线将滤波电感和电容连接到其相关元件。这可以减少电感和电阻，提供更好的滤波效果。 3. 分离数字和模拟信号：将滤波电感和电容放置在模拟信号和数字信号之间，以防止干扰传播。 4. 地线布局：确保地线是尽可能短而粗的，以减少地线的电感和电阻。将滤波电容的地端直接连接到接地平面或信号地，以提供良好的回路。 5. 电容布局：在布局中尽量避免将电容放置在高频或高噪声源附近，以减少干扰。 6. 电感布局：滤波电感应尽可能远离高频或高噪声源，以减少互感和干扰。 7. 避免共享引脚：尽量避免将滤波电感和电容与其他元件共享引脚，以防止干扰。 8. 使用地平面：在PCB布局中使用地平面可以提供良好的屏蔽效果和减少地线的电阻。 这些是一些常见的滤波电感和电容布局指导原则，但实际布局可能会根据具体的应用和设计要求有所不同。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值