通过FPGA axi_quad_spi IP核操作flash的顺序

最新推荐文章于 2024-06-11 08:40:21 发布

benson1013

最新推荐文章于 2024-06-11 08:40:21 发布

阅读量6k

点赞数 2

分类专栏： FPGA 文章标签： FPGA

本文链接：https://blog.csdn.net/qq_32610559/article/details/94480327

版权

FPGA 专栏收录该内容

2 篇文章 1 订阅

订阅专栏

initialize

40:0000_000A 复位

1C:8000_0000 使能全局中断

28:0000_0004 打开发送寄存器(SPI DTR)空中断

Write Enable Command Sequence

step1：

60:000001E6 	主机传输禁止  复位RX、TX FIFO  相位CPHA=0 极性CPOL=0  配置主机模式  使能SPI system

60:00000186 	取消复位RX、TX FIFO

step2：

68:{24'h000000,cmd} 		数据发送寄存器填充命令 0x06:写使能命令

68:{24'h000000,add0}		

68:{24'h000000,add1}		

68:{24'h000000,add2}		填充地址

68:{24'h000000,DUMMY_DATA} 

68:{24'h000000,DUMMY_DATA} 	填充结束

step3：

70:00000000 	选通从机		ps:只需传输第一组数据时操作

step4：

60:00000086 	主机传输允许

等待传输完成......

20:00000004 	清零发送寄存器(SPI  DTR)空标志位

step5：

70:000000001	断开从机 	ps:只需传输最后一组数据时操作

step6：

60:00000186 	主机传输禁止

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

benson1013

关注关注

2
点赞
踩
44

收藏

觉得还不错? 一键收藏
13
评论
通过FPGA axi_quad_spi IP核操作flash的顺序

通过CPU控制axi_quad_spi IP核实现对FLAH芯片的读写等操作。
复制链接

扫一扫

专栏目录

MicroBlaze系列教程（7）：AXI_SPI的使用(M25P16)

whik1194的博客

03-05

3288

Xilinx AXI-SPI IP共有两个：一个是标准的AXI_SPI，即4线制SPI，CS、SCLK、MOSI和MISO，另一个是AXI_Quad SPI，支持配置成标准SPI、2位数据线Dual SPI和4位数据线Quad SPI模式，在Xilinx ISE开发环境下有两个IP核是分开的，而在Vivado开发环境下，只有AXI_Quad SPI，可以配置成标准、Dual或Quad模式。

FPGA axi-quad-spi IP核寄存器说明

徐建邦的博客

07-02

5922

40：(SRR) IP核复位寄存器写入0000_000A复位 60：(SPICR) SPI控制寄存器 Default Value：0x180 [31:10] Reserved [9:9] (LSB First) 0 = MSB first transfer format. 1 = LSB first transfer format. [8:8] (Master Transact...

13 条评论您还未登录，请先登录后发表或查看评论

【FPGA】FPGA基于spi的flash读写

weixin_45888898的博客

02-14

1万+

文章目录一、SPI二、看spi--flash手册找关键1.描述2.flash接口信号3.SPI模式选择4.高字节MSB5.指令6. 写使能时序7.读ID时序8.读寄存器时序（我没用到）9.读数据时序10.页编程11.扇区擦除12.重要的时间三、状态机设计1.i2c接口状态机2.flash读状态机3.flash写状态机四、代码部分1.==spi_interface.v==2.==spi_read_ctrl.v==3.==spi_write_ctrl.v==4.==spi_control.v==5.==top.

ZYNQ-Vitis(SDK)裸机开发之（八）PS端QSPI读写flash操作（包括SPI、Dual SPI、Qual SPI的配置使用）

qq_38584212的博客

04-19

1859

SPI为标准通信协议，不仅可以操作flash，还可以与其他类型器件进行通信，但是由于SPI标准通信协议为全双工，且速度较慢，因此实际读写flash时，一般都使用其扩展协议，即Dual flash和Quad flash。Flash存储数据时，只能将1写为0，不能将0写为1，因此对flash进行擦除操作时，就是将flash对应区域全部置1，写数据时，就将对应bit置0即可。IO2（WP）：写保护引脚，低电平时，flash无法被写入数据，在Quad SPI模式下复用为数据引脚。

AXI Quad SPI IP核配置详解

最新发布

u011565038的博客

06-11

1734

AXI Quad SPI IP核（Quad Serial Peripheral Interface）是一个提供串行接口连接SPI从设备的解决方案，它支持Standard（单线）、Dual（双线）、Quad（四线）模式，其中线数越多，传输速度越快。

FPGA怎么读写外部FLASH中的用户数据？（超详细）

yaojianyu2017的博客

07-21

2431

值得注意的是，在上图中读到8个bit数据(上图读到的数据是0000_0011(8’h03))以后，O_qpsi_cs和O_qspi_clk信号仍然持续了2个周期的时间才变为空闲状态，实际上，回过头去看代码的话很容易解释这种情况，由于代码里面是用时钟的下降沿发送数据，而用时钟的上升沿来接收数据，发送数据与接收数据的状态切换是通过R_data_coming_signal和R_read_finish信号来转换的，所以导致了这种情况的发生。本节主要是讨论QSPI(Quad SPI，四线SPI总线)的相关内容。

AXI_Quad_spi的Ip核使用.docx

05-14

介绍AXI_Quad_spi的Ip核的建立及使用方法，以及对IP核的配置说明

AXI Quad SPI读写Flash做远程升级

q774318039a的博客

11-06

1万+

目录简介 AXI Quad SPI IP设置寄存器说明 AXI Quad SPI支持的通用命令读flash id 读flash 数据擦除扇区写flash 数据注意事项简介本文简要介绍xilinx 7系的AXI quad spi IP核的使用，主要用于读写boot用的flash(n25q128为例)做在线升级用。本文会略去很多细节，主要是因为我也没有搞得很懂，其次是很多细节可以在其他博客找到介绍。目前为止，我只尝试了使用axi lite接口配置寄存器...

Vivado_AXI Quad SPI_IP核

学无止境

11-18

5981

Vivado AXI Quad SPI IP核的简单应用。

基于FPGA的flash分区实现多功能转换（icap核）

Headogerz的博客

08-31

3764

1.前文提到通过硬件代码描述可以将程序固化到flas中，但是只能实现单一功能，无法实现多功能切换。本文通过调用ise的ip核，固化代码实现流水灯与呼吸灯的切换。 2.这次的联系，主要是为了下次的在线升级的多种功能综合做铺垫。如果只是为了实现这种转换，利用状态机也可以实现，icap可以将flash实现功能分离。实现多个功能不在需要下载器下载。 3.练习代码如下： module icap_ct...

FPGA读写Flash模块 Verilog程序设计

热门推荐

afishfly的博客

09-12

2万+

采用黑金Spartan6的开发板，板内的硬件电路设计如图电路严格按照datasheet的规定连接。按照上图控制FLASH芯片仅需要控制QSPI_MIS0、QSPI_MIS1、QSPI_MIS2、QSPI_MIS3以及QSPI_CS、QSPI_CLK 按照程序实现的功能需要 1. 读Manufacturer / Device ID (90h)：先发送命令字90（1001 0000）...

ALTERA FPGA使用flash controller简要说明

03-15

FPGA是基于SRAM的设备，FPGA将配置存放于SRAM中，掉电丢失。为了避免每次上电都要下载程序到 FPGA，可以将配置程序先下载到非易失性(non-volatile)设备，如Flash中存储，上电后将Flash中的配置copy 到FPGA的SRAM中。

axi-quad-spi 示例工程

01-24

在该示例工程中，`spi_test`可能是用于验证AXI-Quad SPI功能的测试程序或测试向量。这个测试程序可能包括初始化SPI控制器、配置SPI参数（如时钟频率、模式选择等）、发送和接收数据、以及检查通信结果的正确性。通过...

pg153-axi-quad-spi.pdf

11-04

AXI Quad SPI v3.1 是 Xilinx 公司推出的 Quadruple Serial Peripheral Interface（四路串行外设接口）IP 核，由 Vivado Design Suite 提供支持。该产品指南详细介绍了 AXI Quad SPI v3.1 的功能、性能、资源利用率...

一种基于SPI FLASH的FPGA固件更新方法

01-12

针对当前在一些特殊的环境中无法通过USB-JTAG完成对FPGA固件的更新，文中提出了一种基于SPI FLASH的固件更新方案。在硬件设计中，采用以太网作为固件数据的传输接口，采用FPGA作为主控制器。在逻辑设计中，采用SPI...

spi_drive.h

12-24

xilinx FPGA的ip核的寄存器级别驱动编写，可以正常使用，具体可参考文章博客：xilinx 的ip AXI Quad SPI 使用寄存器传输数据及协议介绍，亲测有效

axi-quad-spi

baitaying的博客

03-18

547

3.设置中断处理函数XSpi_SetStatusHandler(&Spi, &Spi, (XSpi_StatusHandler)SpiHandler);14.Dual模式读SpiFlashRead(&Spi, Address, PAGE_SIZE, COMMAND_DUAL_READ);18.BB方式读SpiFlashRead(&Spi, Address, PAGE_SIZE, 0xBB);19.EB方式读SpiFlashRead(&Spi, Address, PAGE_SIZE, 0xEB);

AXI Quad SPI IP核AXI4接口下的三种操作模式

u011565038的博客

06-07

994

当选择Enable Performance Mode选项时，AXI4接口包括在内。在该模式下，IP核可以在增强模式下操作（未选择启用XIP模式）或XIP模式（选择启用XIP模式）。在性能模式下，AXI4接口用于在DTR和DRR位置的突发事务。

STM32使用QUADSPI读写外部Nor Flash（以W25Q64为例）

狂想家

06-13

3008

STM32使用QUADSPI读写外部Nor Flash（以W25Q64为例），通过QUADSPI三种模式（间接模式，轮询模式和内存映射模式）的使用来操作W25Q64。

verilog写一段axi_quad_spi的四线配置模式程序

06-03

下面是一个简单的Verilog代码示例，用于配置AXI Quad SPI IP核进入四线配置模式： ```verilog module axi_quad_spi_config ( input wire clk, input wire resetn, output reg [3:0] sclk, output reg [3:0] ss, output reg [3:0] mosi, input wire [3:0] miso ); parameter SCLK_DIV = 2; reg [7:0] count = 8'h00; reg [7:0] config_data = 8'h00; always @(posedge clk, negedge resetn) begin if (~resetn) begin sclk <= 4'b0000; ss <= 4'b1111; mosi <= 4'b0000; count <= 8'h00; config_data <= 8'h00; end else begin if (count == 8'h00) begin sclk <= 4'b0001; ss <= 4'b1110; mosi <= config_data[7]; end else if (count == 8'h01) begin sclk <= 4'b0010; mosi <= config_data[6]; end else if (count == 8'h02) begin sclk <= 4'b0100; mosi <= config_data[5]; end else if (count == 8'h03) begin sclk <= 4'b1000; mosi <= config_data[4]; end else if (count == 8'h04) begin sclk <= 4'b0001; mosi <= config_data[3]; end else if (count == 8'h05) begin sclk <= 4'b0010; mosi <= config_data[2]; end else if (count == 8'h06) begin sclk <= 4'b0100; mosi <= config_data[1]; end else begin sclk <= 4'b1000; mosi <= config_data[0]; config_data <= config_data >> 1; end if (count == 8'h07) begin ss <= 4'b1111; count <= 8'h00; config_data <= 8'h00; end else begin count <= count + 1; end end end endmodule ``` 在该模块中，我们使用了AXI Quad SPI IP核的四线模式接口，并实现了一个简单的状态机来向SPI设备发送配置命令。具体来说，我们将四根信号分别连接到SPI设备的SCLK、SS、MOSI和MISO引脚上，并使用一个计数器和一个寄存器来控制发送的数据。在状态机中，我们先将SS信号拉低，然后依次将8位配置数据从高位到低位发送到MOSI信号上，同时在每个位上拉高SCLK信号。当所有数据发送完毕后，我们将SS信号拉高，等待下一次配置。需要注意的是，该代码只是一个简单的示例，实际的AXI Quad SPI IP核配置程序需要根据具体的SPI设备和配置要求进行设计和实现。同时，我们还需要根据SPI设备的时序要求生成SPI时钟和数据信号，以确保数据传输的正确性。因此，如果您需要实现一个完整的AXI Quad SPI IP核配置程序，建议参考SPI协议规范并进行详细的设计和实现。