Verilog语言-Quartus II 仿真环境学习

1、基础环境搭建

参照 菜鸟教程
我这里安装版本是13.1
安装破解教程参照 破解方法

2、问题解决

2.1、Error (12007): Top-level design entity “Counter10” is undefined

原因：project名叫counter10，top module名字是Counter10，名字不统一。
解决办法：top module 名字一定要和 project 名字一致，否则会报错。

2.2、Error: Current license file does not support the xxxxxx

原因：软件没有破解成功。
解决办法：先关闭 Quartus II 软件再破解

2.3、打不开仿真软件

解决办法：
（1）、菜单栏Tools->Options->EDA Tools Options，ModelSim和ModelSim-Altera的路径后需要加 \ 斜杠

（2）、菜单栏Assignments->Settings->EDA Tool Settings->Simulation，如下配置

2.4、仿真以打开，出不来波形

解决办法：test bench文件名需和module名一致。
Assignments->Settings->EDA Tool Settings->Simulation->Complie test bench名需与module名一致

更多问题解决详见：Verilog语言-Quartus II 错误解决

3、波形结果

4 位宽 10 进制计数器