将DesignStart的RTL文件到FPGA进行原型验证--修改内存模型memory type

最新推荐文章于 2023-06-29 19:58:41 发布
最新推荐文章于 2023-06-29 19:58:41 发布
阅读量621 收藏 5
点赞数
分类专栏： 利用M3 DesignStart搭建SoC 文章标签： DesignStart 修改memory type
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_34686440/article/details/115906885
版权

目录

配置参数，设置mem为FPGA能够综合的memory

DesignStart中memory的参数类型定义（支持多少种memory类型）

对mem参数进行配置

设置cmsdk_mcu_defs.v

配置顶层模块

配置testbench

重新编译

RAM和ROM的模型

FPGA RAM

FPGA ROM

 

配置参数，设置mem为FPGA能够综合的memory

DesignStart中memory的参数类型定义（支持多少种memory类型）

对mem参数进行配置

设置cmsdk_mcu_defs.v

配置顶层模块

cmsdk_mcu.v

配置testbench

tb_cmsdk_mcu.v

重新编译

然后使用DVE打开查看目录的层次结构

RAM和ROM的模型

FPGA RAM

参看trm手册

FPGA ROM

参看trm手册

 

 

 

 

 

北枫凉
关注
  • 0
    点赞
  • 踩
  • 5
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
ARM CM3 designStart FPGA移植artix7系列
04-20
本工程来源于ARM的CM3 designStart工程，基于此工程，进行soc简化并移植到artix7 FPGA。此外，此工程还包含vcs联合vivado仿真，FPGA的vcs后仿及仿真波形查看。 非常适合初入数字芯片设计的同学们学习
Arm Cortex M3 DesignStart Kit AT421-MN-80001-r0p0-00rel0.tgz
02-21
产品号：AT421-MN-80001-r0p0-00rel0 ARM 官网最新M3核 可直接使用，在FPGA上面可直接实现，内核丰富的ARM IP
RT_Thread平台M3搭建
03-21
RT_thread开发人员是用MDK（Keil）进行开发管理的，当然也提供了IAR等开发环境的配置。针对初学者都提供了相关的教程和案例，不过项目开发，还是得讲究一下如何有效搭建开发环境和配置。
Xilinx FPGA cortex-M1、cortex-M3 IP核，可直接导入Vivado
最新发布
01-01
各个文件夹存放的内容： 1、docs 存放ARM Cortex-M1/3处理器参考手册、DesignStart FPGA版本使用说明、基于Arty-A7开发板的顶层BlockDesign框图等文件。 2、hardware 存放基于Digilent Arty-A7开发板的Vivado工程，顶层BlockDesign文件，管脚约束文件，Testbench文件等。 3、software 存放Keil-MDK工程，SPI Flash的编程算法文件等。 4、vivado 包括DesignStart Cortex-M1/3 Xilinx FPGA版本的IP核文件，其中Arm_ipi_repository文件夹就是内核源文件了，IP文件内容已经加密，没有可读性。
手把手教你在FPGA上实现ARM Cortex-M3软核1
08-04
必要的基础知识Cortex-M3 FPGA IP核下载硬件准备软件准备新建Vivado工程添加IP核搜索路径创建BlockDesign设计SWD接口引出外设基地
国产智多晶FPGA使用Modelsim仿真RTL设计方法
zgmxs的专栏
07-23 1663
这里给大家介绍国产FPGA厂家“西安智多晶”微电子的FPGA使用Modelsim软件仿真智多晶FPGA的RTL设计的方法。本博客将陆续发表更多国产FPGA的开发和使用方法。 在前面fpga_led小节讲解了智多晶fpga的基本开发流程，并讲解了使用Modelsim编译SA5Z系列器件库。本节我们在fpga_led工程的基础上讲解智多晶fpga联合Modelsim进行仿真验证的流程。...
FPGA的验证（Verification）
Jerry_03的博客
05-22 4775
逻辑验证 数字IT的流程规范如下图所示，在这里我们关心两个问题，一个是“Is what i specified what i wanted”，即设计验证(确认)，另一个关心的问题就是“is what i implemented what i specified”,即实现验证 一般来讲，验证的工作量较大，验证工程师的数量一般是RTL设计师的两倍。因此，现在我们也在研究如何减少验证工作量，下面提供三种方法。①验证并行化，多用并行处理。挖坑，使用多个工人同时挖。②验证抽象化，不需要关心底层的细节（不需要与0和1打
（一）手把手教你如何通过ARM DesignStart计划在FPGA上搭建一个Cortex-M3软核
SnowyForest___的博客
06-29 2581
手把手教你如何通过ARM DesignStart计划在FPGA上搭建一个Cortex-M3软核
FPGA（六）RTL代码之二（复杂电路设计1）
weixin_41678913的博客
04-18 839
这篇博客包含： 一、同步FIFO 二、ALU算术逻辑单元 三、二进制转格雷码 四、格雷码转二进制 五、二进制转BCD码-Double dabble 六、二进制转BCD码-基于Double dabble的有限状态机 七、自动售货机 八、秒计数器设计
ARM CM3 design-start MPS2+ FPGA平台下载和启动方式
u013912838的博客
04-18 354
ARM designstart CM3的使用
基于FPGA的ARM-M3车牌识别系统设计资料.zip
05-03
本系统以只能交通系统为目标进行系列的应用开发，主要实现了图像数据的获取和预处理，车牌识别算法的设计，识别结果的...最后是将识别的结果传输到LCD屏上进行显示，并通过ESP8266 WIFI模块将数据发送到APP端进行显示。
基于FPGA的数据采集、编码、通讯和存储系统设计（即FPGA+RTL8211千兆以太网+SD卡存储+RTC+Uart+AD7606数模转换+电流放大采集等硬件设计及程序验证）
兴趣使然的ICer
02-06 7069
包含硬件PCB设计和FPGA的Verilog代码的编写，下图为主要功能框图。FPGA作为并行处理单元，实现了电流和电压的采集、千兆以太网通讯、SD卡本地存储和串口通讯等。已经打PCB实际验证和Verilog代码在硬件上的实际测试，测试部分包含：千兆网通讯收发测试、AD采集的数据验证、SD卡存储验证、RTC实时时钟读取和RTC的RAM突发读取等。PCB设计采用的是AD软件，Verilog程序通过quartus II软件编写。现由硬件和软件两个方面简单介绍。 一、硬件设计 下图分别为硬件的正面和反面，纯手工焊
FPGA-----RTL模块基础概念（例解：异步复位、同步释放）
ZKERK的博客
06-08 7551
FPGA设计可以包括为RTC模块设计与组合模块设计，RTC模块又是FPGA设计中的主要难题。RTC的英文全称是Real-Time Clock,翻译过来是实时时钟芯片。RTC是PC主板上的晶振及相关电路组成的时钟电路的生成脉冲，系统时钟每一个cpu周期加一，每次系统时钟在系统初起时通过RTC初始化。 ...
千兆网RGMII接口FPGA实现（基于RTL8211）
weixin_39055614的博客
08-03 5772
RTL8211开发板上的常客，这次加一个RGMII版本的实现，在Altera的片子主要用到了ddio这个IP（你说是原语也可以），如果在Xilinx的片子上可以用相对应的IDDR和ODDR，反正就是FPGA对应双沿采样的那一套逻辑， 先写到这里下次接着写。 ...
数字ic基础-FPGA中的memory and block ram
qq_45360186的博客
12-22 692
啦啦啦
xilinx FPGA 乘法器ip核（multipler）的使用（VHDL&Vivado）
qq_43811597的博客
10-23 4121
五、仿真结果：：可以看到vivado的乘法器ip核和ISE的一样，当ce有效时，乘法器的乘积会在下一个时钟得出。可以选择两个变量数相乘，也可以选择一个变量输入数据和一个常数相乘。可以选择mult（dsp资源）或者lut（fpga资源）二、编写VHDL程序:声明和例化乘法器ip核。可以选择速度优先或者面积优先。还有时钟使能和复位功能。可以自己选择输出位宽。
FPGA：什么是RTL
m0_46830519的博客
06-07 4331
RTL
使用M0 DesignStart 的样例SoC(example system) - 1 SoC组件
北枫凉的博客
04-24 2366
目录 配置内核 有什么东西 配置内核 配置CMSDK 有什么东西 目录结构 支持的组件 TOOLS 文档阅读 QUICK START Installation cortex-M0 DMA arm-GCC配置 PS：几个非常重要的文件 tbench_M0.vc cmsdk_mcu_defs.v tb_cmsdk_mcu.v 对SoC的组件进行安装配置，如M0 core，DMA，CMSDK，仿真DSM以及工具链等等 跟着手册来，跟着手册来！！！ 配置内核 首先解压，.
arm cortex-m3 designstart eva高云
11-06
ARM Cortex-M3 DesignStart EVA是一款基于ARM Cortex-M3处理器的开发板。它是一种集成化和高度可定制的平台，可用于嵌入式系统开发和测试。该开发板拥有丰富的功能，适合开发各种应用，例如智能家居、工业自动化、物联网等。 ARM Cortex-M3是一款高性能、低功耗的32位处理器，具有出色的实时性能和低延迟响应。它采用哈佛架构和三级流水线，能够在较高的时钟频率下运行，提供高效的指令执行能力。同时，它还支持多种内存保护机制，提供了强大的安全性和稳定性。 DesignStart EVA基于高云平台开发，可以简化嵌入式系统设计的过程。高云平台提供了一套完整的设计工具和资源，包括开发软件、仿真器、调试器等。它还具有云端部署和管理的能力，可远程监控和控制嵌入式系统。 DesignStart EVA还具备丰富的外设接口，如GPIO、UART、SPI和I2C等，方便与其他外围设备进行通信。同时，它还支持扩展板插槽，可以轻松连接各种扩展模块，以满足不同应用的需求。 总之，ARM Cortex-M3 DesignStart EVA是一款功能强大的嵌入式系统开发板，具有高性能、低功耗和丰富的外设接口等特点。它能够帮助开发者快速构建和测试嵌入式系统，加快产品上市时间，同时提供灵活性和可扩展性，使其适用于各种应用场景。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值