使用M0 DesignStart 的样例SoC(example system) - 2 仿真运行SoC

最新推荐文章于 2023-09-22 15:30:37 发布
最新推荐文章于 2023-09-22 15:30:37 发布
阅读量930 收藏 6
点赞数 3
分类专栏： 使用M0 DesignStart 的样例SoC 文章标签： M0 SoC搭建 DesignStart
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_34686440/article/details/116090407
版权

按照参考手册完成样例SoC的仿真运行

目录

Configuration

Example system SoC configurations

Simulation environment configurations

simulation

关于仿真

配置仿真环境

运行仿真

编译RTL

编译testcode

run the simulation

 

之前的各种组件和环境准备好之后，就下来就是配置脚本然后仿真运行了

看手册，看手册！！！

这次的指导手册是:

Arm® Cortex® -M0 and Cortex-M0+ System Design Kit
Revision: r1p1
Example System Guide

Configuration

配置文件所在的目录

需要配置example system SoC以及相应的仿真环境

Example system SoC configurations

Simulation environment configurations

simulation

关于仿真

可以直接跳到第四章看：This chapter describes how to set up and run simulation tests

能够进行系统级别的仿真：即能够运行C语言程序，我使用的是VCS和Arm GCC

这是SoC项目文件结构

配置仿真环境

、

运行仿真

上面这些步骤做好之后，基本上就可以运行仿真了

编译RTL

每一次修改RTL之后都需要重新编译，使用的是Verilog command file编译选项，在这个目录下

编译testcode

testcode的编译可以在每个testcode下单独编译

也可以在目录下编译

注意：在下编译，就是调用testcode下的makefile，并且会传递部分参数过去

run the simulation

make run TESTNAME=hello

到此最基本的编译仿真已经完成了，但是这个是不能进行FPGA原型验证的，

因为FPGA不能综合这里面定义的内存模型

 

 

 

 

北枫凉
关注
  • 3
    点赞
  • 踩
  • 6
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
优秀的 Verilog/FPGA开源项目介绍（三十三）- 基于ARM核的复杂项目
OpenFPGA的博客
08-23 2265
优秀的 Verilog/FPGA开源项目介绍（三十三）- 基于ARM核的复杂项目ARM on FPGA得益于Risc-V的兴起，ARM公司在前几年把m3和m0的内核通过Design_Star的活动给开源了，开发者只需要在ARM网站上注册就可以下载源码或者是IP核来直接调用，目前来看比较完善的有Xilinx和Gowin这两家体验挺好。其中Vivado中开发目前比较广泛及方便。今天介绍几个基于ARM ...
cortex_m0_mcu_system_synopsys.rar_32位MCU VERILOG_DesignStart_cor
07-13
cortex m0 mcu system synopsys verilog code
ARM Cortex®-M0 DesignStart™ Design Kit (代码及文档)
08-24
ARM Cortex®-M0 DesignStart™ Design Kit (代码及文档)
arm_cortex_m3_designstart_eval
12-13
arm_cortex_m3_designstart_eval，arm cortex m3的设计文档
arm m0 cortexm0-designstart verilog code
06-20
这是arm m0 cortexm0_designstart 压缩包，可以用于芯片设计的前期功能验证 你也可以自己去arm官网注册申请下载。
ARM DesignStart计划——私人定制一颗ARM处理器
whik1194的博客
03-18 1801
文章目录什么是ARM DesignStart计划？1.DesignStart Eval版本2.DesignStart FPGA版本3.DesignStart Pro版本4.DesignStart Physical&University版本Cortex-M3 Xilinx FPGA 软核下载 什么是ARM DesignStart计划？ 2010年，ARM推出了ARM DesignStart计划，开放了1000+IP的物理版图，2015年开源Cortex-M0 IP评估版本，2017年开源Cortex.
使用M0 DesignStart 的样例SoC(example system) - 1 SoC组件
北枫凉的博客
04-24 2370
目录 配置内核 有什么东西 配置内核 配置CMSDK 有什么东西 目录结构 支持的组件 TOOLS 文档阅读 QUICK START Installation cortex-M0 DMA arm-GCC配置 PS：几个非常重要的文件 tbench_M0.vc cmsdk_mcu_defs.v tb_cmsdk_mcu.v 对SoC的组件进行安装配置，如M0 core，DMA，CMSDK，仿真DSM以及工具链等等 跟着手册来，跟着手册来！！！ 配置内核 首先解压，.
ARM cortex M0 verification script --- Perl
定戒慧
07-19 4229
ARM cortex M0 verification script --- Perl
详细指南：如何使用SystemVerilog代码实现ARM Cortex-M0软微控制器
最新发布
m0_57781768的博客
09-22 365
与传统的Verilog相比，SystemVerilog提供了更多的数据类型和更强大的验证功能，使得设计和验证过程更加高效和准确。对于复杂的数字系统，如ARM Cortex-M0微控制器，使用SystemVerilog进行设计和验证是非常理想的选择。通过上述步骤，我们已经使用SystemVerilog代码实现了ARM Cortex-M0软微控制器的主要功能，并进行了完整性测试和验证。为了确保我们的SystemVerilog代码正确实现了ARM Cortex-M0的功能，我们需要进行完整性测试和验证。
（一）手把手教你如何通过ARM DesignStart计划在FPGA上搭建一个Cortex-M3软核
SnowyForest___的博客
06-29 2605
手把手教你如何通过ARM DesignStart计划在FPGA上搭建一个Cortex-M3软核
cortex-m0 ip code.rar
10-24
This is a full release of ARM Cortex-M0 DesignStart Eval at revision r2p0. These deliverables are released under the terms of the agreement between ARM and each licensee (the "Agreement"). Use by recipient of the deliverables is subject to the terms and conditions of the Agreement.
ARM Cortex-M0 的软微控制器实现_SystemVerilog_代码_相关文件_下载
07-07
述 将 ARM Cortex-M0 软微控制器实现到 KC705 中。该项目实现了一个包含以下组件的设计： Cortex-M0 混淆内核：ARM DesignStart 网站提供的内核 RAM 存储器：接受初始化文件的 RAM 存储器的实现 AHB3-lite 互连：负责在 AHB3-lite 协议中允许主从之间通信的互连 模式检测器：实现一个简单状态机的核心，当在其输入总线上看到模式“f0f0f0f0”时切换其输出 当板子打开时，cortex-m0 读取 RAM 内存，该内存是用一个程序合成的，该程序计数到一个固定的数字，然后将模式“f0f0f0f0”放在总线上。这会导致模式检测器切换其连接到 LED 的输出。对于综合，程序定义为最多计数 10,000,000。出于模拟目的，可以使用包含最多 200 个程序的内存文件。 要求 下面列出了该项目中使用的工具。但是，由于hdlmake提供的灵活性，它可以移植到不同的供应商/主板。 更多详情、使用方法，请下载后阅读README.md文件
免费学习ARM_M0相关知识.zip
07-23
来自于OPENCORE的Verilog语言的embedded_risc软核 SOC设计，包含比较多的内容。可以作为学习参考代码。比较有价值 顶层文件描述： MODULE:  Top Level System On A Chip Design FILE NAME: soc.v DATE:  May 7th, 2002 AUTHOR:  Hossein Amidi COMPANY: CODE TYPE: Register Transfer Level DESCRIPTION: This module is the top level RTL code of System On a Chip Verilog code. It will instantiate the following blocks in the ASIC: 1)   Vertex STARTUP 2) DLL 3) RISC uProcessor 4) DMA Cntrl 5) LRU Data Cache 6) LRU Instruction Cache 7) Bus Arbiter 8) UART 9) Timer 10)  Flash Controller 11) SDRAM Controlle
参数处理器：使用电子仿真软件仿真ARM Cortex-M0处理器
02-24
基于Polytech ARM的嵌入式处理器 课程：架构与网络 主管： N. Bounouas，PE Novac，B. Miramond 日期： 2019年11月 描述 该项目的目标是使用电子仿真软件Logisim Evolution对Cortex-M0的行为进行仿真。 由于实际处理器的复杂性，此处的想法是获得一种行为类似于Cortex-M0而不是真实副本的系统。 用法 姓名 描述 处理器仿真。 模拟处理器的汇编器。 贡献者 执照 此项目已获得GPLv3许可证的许可-有关详细信息，请参见文件。
cmsdk_apb_timer_M3verilog_SOC_apb_timer_apbverilog_CMSDK_
10-01
关于计时器 verilog语言，采用arm架构的m3，可以直接应用于soc
ARM M0的FPGA开发文件
12-08
运用于FPGA开发的ARM M0的文件集合。包括M0内核，和APB上挂载的各个外设以及ARM官方的文档和testbench。
基于ARM内核SoC的FPGA验证环境设计方法
12-23
基于ARM内核SoC的FPGA验证环境设计方法基于ARM内核SoC的FPGA验证环境设计方法基于ARM内核SoC的FPGA验证环境设计方法基于ARM内核SoC的FPGA验证环境设计方法基于ARM内核SoC的FPGA验证环境设计方法
ARM-verilog
10-30
初学者，学习用Verilog编写ARM的流水线处理器，代码和相应的实验报告都有
arm designstart M0
03-19
免费申请下来的，不收钱

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值