测试图形的自动生成(Automatic Test-Pattern Gneration, ATPG)
确定最小的一组激励向量,能覆盖由所采用的故障模型定义的故障集中足够多的部分。
常用算法D算法和PODEM算法
个人理解就是工具中的算法根据设计故障(Faults)仿真计算出一系列pattern(0/1数据),这一系列的pattern可以快速检测芯片在实际生产过程中出现的问题(如由于加工原因导致的短路,断路等)。
主要的fault分类
DT——Detected
PT——Possibly Detected
UD——undetected
AU——ATPG Untestable
ND——Not Detected
Basic ATPG运行脚本
set_messages -log mylog -replace
# Read in the netlist library and
# Verilog library 标准单元库文件和设计文件
read_netlist -library library/*.v
read_netlist design.v
# Build the ATPG Model
run_build_model DESIGN_TOP
# Set up and run DRC建立并运行DRC
set_drc stil_procedures.spf
run_drc
# Add faults and run ATPG 加入故障并运行ATPG
add_faults -all
run_atpg -auto
# Write the patterns 写入pattern
write_pa