[Vivado 2020.1]ZYNQ7020折腾之路(一)之荔枝糖Hex入门输出“Hello,World!“

最新推荐文章于 2024-05-25 09:42:53 发布
最新推荐文章于 2024-05-25 09:42:53 发布
阅读量5.7k 收藏 25
点赞数 2
分类专栏： FPGA 文章标签： fpga zynq zynq7020 vivado20.1 荔枝派Hex
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_36229876/article/details/108054405
版权

关于荔枝糖Hex

ZController开发板是针对 Xilinx Zynq系列 FPGAXC7Z020，专门为 Zy nqFPGA使用 者和 Zynq FPGA学习者提供一款简单易用，价格便宜，易扩展的开发板。

主要模块

1）FPGA：Zynq XC7Z020-CLG484-1
2）NANDFl ash：2Gb NANDFLASH存储芯片：MT29F2G08ABAEAW
3）LPDDR3：1GB 内存芯片：MT41K256M16TW-107
4）100M 网口: x1 USBHUB&10/ 100网卡芯片：LAN9514JZX
5）USB2. 0：x4 .4ULPI桥片：USB3320
6）TF卡槽: x1

说实话，我看到这个配置，然后售价400出头，我还是比较心动的。
毕竟我的需求就是用来捏软核，或者捏神经网络加速器之类的原型验证，对于像屏幕接口，摄像头接口不是很需要。

另外说说这块板子使用不方便的地方，没有专门引出硬件的复位按钮，复位全靠拔插电了(亦或者从软件上实现)，问题也不大，在接受范围内
还有另外一个不太好的地方，就是JTAG下载接口，是s形排列的，据说是为了直接把杜邦线插上，然后不用焊接也会很牢靠…但是对于想焊接排针的同学来说，这个就有点难看了
还有就是对于小白来说资料比较少，不过该有的资料都有了。开发起来也没啥难度。无非就是自己融会贯通下别人家的资料。正好锻炼自学能力。
另者，PL侧无晶振，所以想单独开发PL侧的同学可能就没办法了。不过问题不大，可以用PS侧的IP核走FCLK_CLK0给PL测时钟。我想没人买ZYNQ是为了单独PL开发，多多少少都要用到PS侧的，所以这也不算是个大问题

综上所述，如果你没有对camera/screen接口的需求，亦或者是对IO引出数量的大量需求，推荐上车，性价比极高

输出"Hello,World"

我用的vivado 2020.1,官方有过一些类似的demo，只不过还是ISE…太老了。2020年了，怎么还能不用2020vivado

在这里插入图片描述

根据原理图，引出的是UART1 走MIO 48,49
在这里插入图片描述
在这里插入图片描述

点亮了就行
在这里插入图片描述

然后我们这次是用PS侧的uart1发hello,world。所以我们需要把DDR3也给配置下
板载的内存芯片：MT41K256M16TW-107
但是貌似没有可以直接选择，所以我们需要调查下这个DDR的命名规范
1.首先 MT41K和41J是啥区别？
MT41J系列是旧版的产品，目前很多型号都已经停产，后续替代就是MT41K系列。硬件上的差异是MT41K支持1.35V低电压，同时也兼容1.5V电压，也就是说可以用MT41K直接替换相应型号的MT41J芯片。
2.256M16
这个代表不同的bank组合方式，这个需要选对。比如256M16代表256 Meg*16
3.剩下的就是一些封装形式了
在这里插入图片描述

4.特别注意最后的Timing-cycle time
这东西选个近似的，有一定容错的话，理论上是兼容的。(待测试

综上选择在这里插入图片描述当然选Custom之前的一个(也就是整个选项的倒数第二项)，MT41J也是可以的。上面说过，他们的电平兼容

经过一波PS侧IP配置后，我们得到了如下图：
在这里插入图片描述

然后再点击以下这个按钮自动走一下block，就收工了。
在这里插入图片描述
在这里插入图片描述

当我准备好开始愉快的printf hello,world时，坑人的地方来了，vivado 20.1的 launch SDK按钮不见了。。。
在这里插入图片描述

现在xilinx把软件部分vitis(也就是原来的SDK)和硬件部分vivado完全分开了，所以现在只能手动导入.xsa文件了
在这里插入图片描述

进来后先点锤子编译下
在这里插入图片描述
创建新应用项目

在这里插入图片描述

在这里插入图片描述

接下来一路next，到如下界面，为了方便我就不自己代码了，直接用官方DEMO就行。
在这里插入图片描述
然后再用小锤子Build下，就收工了。
在这里插入图片描述
然后运行在板子上，然后随便找个串口终端软件，或者用vitis自带的也行。调好波特率等着就行。
在这里插入图片描述

我的板子还在路上，所以报如下错误，云操作一波QAQ
在这里插入图片描述

软核捏完啦，开始折腾了下。收工
在这里插入图片描述

董程森
关注
  • 2
    点赞
  • 踩
  • 25
    收藏
    觉得还不错? 一键收藏
  • 7
    评论
专栏目录
ZYNQ7020_Linux_Hello_World
Chi_Hong的博客
11-27 1444
ZYNQ7020_Linux_Hello_World一、程序二、结果 一、程序 #include <linux/init.h> #include <linux/module.h> static int __init hello_init(void) { printk("Hello World! \n"); return 0; } static void __exit...
黑金zynq-7010的vivado工程文件2
12-12
这是黑金的zynq-7010/7020的vivado工程源文件2，一共三部分，这是第二部分
学习ZYNQ之FPGA2(开发板资源初探)
bunengyonghanzi的博客
04-21 5952
ZYNQ-7020 核心板资源图 ZYNQ-7010 核心板资源图 核心板外设简介： 1. ZYNQ 主控芯片 ZYNQ-7020 核心板主控芯片为 XC7Z020CLG400-2，85K LC（逻辑单元），4.9Mbit BRAM； ZYNQ-7010 核心板主控芯片为 XC7Z010CLG400-1，28K LC（逻辑单元），2.1Mbit BRAM。 Zynq 处理器系统...
zynq7020调试信息记录
匠芯筑梦
01-03 2843
Xilinx First Stage Boot Loader Release 2014.4  Jan  3 2018-16:53:52Devcfg driver initialized Silicon Version 3.1Boot mode is SDSD: rc= 0SD Init Done Flash Base Address: 0xE0100000Reboot status registe...
Vivado 使用教程（个人总结）
最新发布
年糕的博客
05-25 3639
Vivado 是一个功能强大的 FPGA 开发工具，提供了从设计输入到实现、验证、调试和下载的完整流程。本文详细介绍了 Vivado 的使用方法，包括项目创建、设计输入、约束文件、综合与实现、仿真、调试、下载配置、优化技巧等步骤。通过这些内容的学习和实践，可以有效提高 FPGA 设计的性能和可靠性。
42_ZYNQ7020开发板Vivado配置IP核生成5路PLL（锁相环）
09-09
MIO是固定管脚的，属于PS，使用时不消耗PL资源；EMIO通过PL扩展，使用时需要分配管脚，使用时消耗PL管脚资源；AXI_GPIO是封装好的IP核，PS通过M_AXI_GPIO接口控制PL部分实现IO，使用时消耗管脚资源和逻辑资源。 使用的板子是zc702
Xilinx系列FPGA纯VHDL代码解码MIPI视频，基于OV5640摄像头实现，提供3套工程源码和技术支持
qq_41667729的博客
09-11 1894
Xilinx系列FPGA纯VHDL代码解码MIPI视频，基于OV5640摄像头实现，提供3套工程源码和技术支持
43_ZYNQ7020开发板Vivado配置ROM并用Vivao自带逻辑分析仪分析
weixin_39193953的博客
09-10 996
摘要：FPGA本身是SRAM架构，断电之后，程序就消息，我们利用FPGA内部的RAM资源实现ROM,每次上电把初始化的值先写入RAM。 一、实例化ROM的IP核 通过IP核实例化一个ROM，根据ROM的读时序来读取ROM中存储的数据。 创建ROM初始化文件 可以创建rom_init.coe文件，后缀一定是".coe"，第一行为定义数据格式，16代表ROM的数据格式为16进制。第3行开始到第34行，是这个32*8bit，大小的ROM的初始化数据。最后一行用数字结束用分号。 MEMORY_INITIALIZA
41_ZYNQ7020开发板Vivado操作_GPIO
weixin_39193953的博客
09-09 1644
对于ZYNQ来说PL(FPGA)开发很重要。 目的：熟悉Vivad开发环境，操作GPIO 一、创建Vivado工程 二、创建Verilog HDL文件点亮LED 三、编辑代码 module led( input sys_clk, input rst_n, output reg [3:0] led ); reg[31:0] timer_cnt; always@(posedge sys_clk or negedge rst_n) begin if (!rst_n) begin
34_ZYNQ7020开发板PWM产生器_50Mhz、输出5Khz/20%、输出2Khz/25%、输出音乐
weixin_39193953的博客
09-05 1941
AC620连接蜂鸣器 蜂鸣器：通过前民对蜂鸣器的介绍，要使无源蜂鸣器正常发声，需要在控制端BEEP给出相应的频率PWM波。 PWM波:：即脉冲宽度调制，PWM控制技术广泛应用在测量、通信、功率控制与变频等众多领域。 如下图为周期为1Khz，脉冲宽度（占空比）分别为20%、50%、90% 当信号周期一定，信号高电平时间所占信号周期的百分比不一样，即为不同占空比的PWM波。在逆变电路中，当使用这一的波形去驱动MOS管的导通时，由于一个周期内不同占空比的PWM信号其高电平持续长度不一样，因此使得MOS管的开通
基于FPGA的DDS在Vivado中仿真以及在ZYNQ7020上板的实现（2）
syyzuiqiang的博客
06-24 2577
接上一节，从仿真文件的编写开始 （三）仿真文件testbench 1）首先先点击add source 2）建立 simulation source文件 3）点击create file 4）给文件命名 5）点击finish，之后再保持默认点击ok即可 6）生成文件之后，需要在simulation source中的sim中找到刚刚建立的testbench文件 7）打开文件后就可以编写代码了，这里给出仿真代码 `timescale 1ns/1ps module DDS_tb; re
【zynq 7020管脚约束之GPIO】
lwwaixuexi的博客
09-02 3701
GPIO指的是general purpose I/O，它是zynq7000系列中MIO的一部分，它是一个外设（peripheral），是用来对器件的引脚作观测（input）以及控制（output）。
Vivado 2020.1 开放下载，中文资料随贴奉送
OpenFPGA的博客
06-18 3424
Vivado 2020.1 开放下载了！！以下都是重点！新功能Vivado 2020.1 新增以下功能：能够将完整的图像或选定的产品作为 Web 安装程序的一部分增强的地址映射，用于实时错...
Vivado 2020.1 仿真时卡在executing simulate step
ChaosSon的博客
05-16 3566
最近使用vivado 2020.1自带的仿真工具进行仿真时，发现软件会卡在“executing simulate step”的步骤，并且此时系统无法进行其他工作（例如打开matlab，甚至是Edge浏览器）。与此同时，能够正常地编译工程，生成bit流文件。 已经尝试的网络上推荐的方法包括： 重装Vivado；删除appdata/local/temp 中的相关文件；清理磁盘空间；直接打开xpr文件而非使用Vivado打开。以上方法均告失败。 尝试重新建立一个工程的方法，此时可以在仿真时打开别的软件（不排
45_ZYNQ7020开发板SDK_逻辑ARM输出“Hello World“
weixin_39193953的博客
09-11 1485
摘要 ：前面实验都是在PL端进行，PL端开发和FPGA开发流程没什么区别，ZYNQ的主要优势就是FPGA和ARM的合理结合。开始使用ARM，也就是PS,使用串口打印输出Hello World **FPGA工程师:**负责把vivado工程搭建好，提供好硬件给软件开发人员。 **软件工程师：**在硬件基础上开发应用程序。 ZYNQ芯片分PL端和PS端，PS端的IO分配相对固定，ZYNQ中需要将ARM硬核添加到工程中才能使用。 一、FPGA工程师工作内容 创建一个ps_hello工程 点击"Create Bl
zynq7020使用hdl库
qq_28219531的博客
10-14 638
使用环境： ubuntu18.04 vivado2019.2 ZYNQ7020 adau1761 由于zynq7020使用ADAU1761需要使用hdl库里的axi_i2s_adi　ip核．切到这个仓库分支版本的最高分支remotes/origin/hdl_2019_r2． 　申明vivado2019.2环境变量． source /opt/vivado2019.2/Vivado/2019.2/settings64.sh 进入到工程目录hdl/projects/adv7511/zc702，然后直接mak
[Vivado 2020.1]ZYNQ7020折腾之路(四)之荔枝糖Hex固化程序到TF卡/NAND FLASH中
xddcore的博客
08-26 2729
前言 在前面的章节中，我们编写的程序都是存在片上RAM中的。也就意味着，当开发板掉电后，程序就被抹除了。 在本章节中，将会介绍3种程序固化思路，以及实践荔枝糖Hex能够方便使用的两种思路。 本章所用工程搭建教程:https://blog.csdn.net/qq_36229876/article/details/108237478 程序固化 一般对面FPGA，我们采用的是将程序固化到SPI FLASH种，然后FPGA上电后自动运行SPI FLASH种的程序。(比如我之前用的cyclone iv) 不过 对于Z
vivado 2020.1
09-21
Vivado 2020.1是Xilinx公司的开发套件，用于集成电路设计和FPGA编程。它是Vivado系列的最新版本，于2020年发布。与之前的版本相比，Vivado 2020.1引入了一些新的功能和改进，同时也有一些策略上的变化。 首先，Vivado 2020.1与之前的版本相比，对开发流程进行了一些改变。以前的教程可能是基于Vivado 2018的，因此在使用Vivado 2020.1创建项目时可能会遇到一些不兼容的问题。在安装Vivado 2020.1之前，您需要先安装Vitis 2020.1。另外，您可能会注意到之前熟悉的SDK在Vivado 2020.1中不再可见。这是因为Xilinx公司改变了策略，将PL（可编程逻辑）和PS（处理系统）的开发分开处理。因此，您需要按照新的方式来进行开发。 为了创建一个新项目，您可以双击Vivado 2020.1图标，然后在弹出的界面上点击Quick Start栏的Create Project选项。接下来，您可以按照您熟悉的方式进行项目配置和设计。 当您在项目配置过程中涉及到PL的时钟设置时，可能需要在PS-PS Configuration栏继续进行配置。完成配置后，您可以点击OK按钮并继续进行后续的设计和编程工作。
评论 7
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值