使用ZYNQ实现单LUT内容的动态修改（二）PS端动态修改LUT内容，软件部分，Vitis操作

最新推荐文章于 2024-05-30 08:30:22 发布
最新推荐文章于 2024-05-30 08:30:22 发布
阅读量1.3k 收藏 10
点赞数 5
分类专栏： ASIC FPGA
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_36485905/article/details/104505671
版权
ASIC 同时被 2 个专栏收录
3 篇文章 1 订阅
订阅专栏
FPGA
3 篇文章 0 订阅
订阅专栏

一，摘要

该系统的软件部分使用Xilinx Vitis平台进行实现，操作方法类似于之前版本的SDK，不同的是Vitis中的硬件平台要自己手动导入，其余编译调试大体相同。
该篇博客主要记录软件端的整个流程，主要依据官方给出的HW_ICAP驱动库进行开发。具体硬件原理方面的知识不做太多介绍。有需要的话可以参考官方的一些手册。

二，程序流程

程序循环执行以下四种操作，

  1. 输入FAR寄存器值，读取对应地址的数据帧。
  2. 输入要修改的LUT的位置，该位置可通过生成硬件时的Layout找出。
  3. 输入要修改LUT的新数据。将修改过的数据帧写入FPGA内部。
  4. 重新读出数据帧，与写入的数据帧进行对比，完全一致即返回修改成功，返回操作1。

三，工程的建立与调试

主要记录一些关键步骤！

第一步，导入上篇博客生成的硬件平台

导入上篇博客工程目录下的xsa文件。
在这里插入图片描述
接下来编译该硬件平台。
加粗样式

第二步，导入并编译修改单LUT的程序

导入.\src\vitis\目录下的C语言源文件，如下图所示。
在这里插入图片描述

接下来需要注意官方的驱动有个BUG，针对于ZYNQ系列的器件，其DeviceIDCode并没有在7系列里面包含，这就使得在执行XHwIcap_CfgInitialize（）函数时出错，所以在此处要将其ID号改成7系列列表中有的ID号，如下图239行所示。
在这里插入图片描述

第三步，调试工程。

右击工程选择Debug As/DebugConfiguration,然后设置如下图，点击调试。
在这里插入图片描述
此时我们把top2.bit文件下载到FPGA部分，可以看到其LUT的输出内容如下图，
在这里插入图片描述
通过串口助手输入FAR地址字段，对FPGA内部该地址的配置帧进行读取。
在这里插入图片描述
截取部分读出的配置数据如下图所示，可在转换过后的rbt文件中找到该配置帧的数据。
我们需要操作的目标LUT的前1/4配置数据为下图中0x55550000这一数据，我们此时要对其进行更改。
在这里插入图片描述
首先我们要输入该LUT数据在该帧数据中的位置08（此位置可以通过layout看出来）。
在这里插入图片描述
进一步输入要修改成的数据，如下图所示，正常情况下返回Success即为写入成功。
在这里插入图片描述
最终我们再来看一下该LUT输出的波形如下，可以看出其内部数据已经被修改了。
在这里插入图片描述

四、中间遇到的问题

  1. 读帧数据时显示不完整，后小部分出现0xfffffffd,此种情况是由于AXI_ICAP ip的读FIFO容量设置太小造成的，中间会有部分数据缺失。解决办法，调大读FIFO的容量。
  2. 写帧数据时写不进去，经排查发现为设置正确的DeviceID号，改正后问题解决。
  3. 配置数据与LUT实际存储内容的映射关系还没来得及整清楚，看后面是否用得到。

五、总结

基本打通了单LUT读写的底层通路，为后面重构控制器的设计打下了基础。考虑通过云端等接口实现远程LUT内容的读写等操作，基于此可实现FPGA内部错误的自修复，高效重构任务的执行等高级功能。

六、附程序代码如下

#include <stdlib.h>
#include <stdio.h>
#include <string.h>

#include "xparameters.h"
#include "xil_printf.h"
#include "xil_cache.h"
#include "ff.h"
#include "xdevcfg.h"
#include "xhwicap.h"
#include "xil_io.h"
#include "xil_types.h"

#define PYNQ

#define FRAME_WORDS_NUM	202
// Parameters for Partial Reconfiguration
#ifdef PYNQ

#define READ_FRAME_SIZE 30
#define WRITE_FRAME_SIZE 91
#define PARTIAL_MULT_ADDR   0x200000
#define PARTIAL_ADDER_ADDR   0x300000
#define PARTIAL_BLANK_ADDR   0x400000
#define PARTIAL_MULT_BITFILE_LEN  0xC66F // in number of words
#define PARTIAL_ADDER_BITFILE_LEN  0xC66F // in number of words
#define PARTIAL_BLANK_BITFILE_LEN  0xC66F // in number of words

#endif

// Turn on/off Debug messages
#ifdef DEBUG_PRINT
#define  debug_printf  xil_printf
#else
#define  debug_printf(msg, args...) do {  } while (0)
#endif

// Read function for STDIN
extern char inbyte(void);

// Driver Instantiations
static XDcfg_Config *XDcfg_0;
XDcfg DcfgInstance;
XDcfg *DcfgInstPtr;
static XHwIcap HwIcap;	// The instance of the HWICAP device
XHwIcap *HwIcapInstPtr;
uint32_t read_FrameBuffer[FRAME_WORDS_NUM];
uint32_t read_FrameBuffer_verify[FRAME_WORDS_NUM];
unsigned char uartBuffer[16];
uint32_t addr_word;	//FAR Word.
uint32_t new_word;	//The word to be writen to lut;
uint32_t lut_index;	//



int XHwIcap_DeviceReadFrame1(XHwIcap *InstancePtr, uint32_t far_word , u32 *FrameBuffer)
{

	u32 Packet;
	u32 Data;
	u32 TotalWords;
	int Status;
	u32 WriteBuffer[WRITE_FRAME_SIZE];
	u32 Index = 0;
	u32 NumNoops;

	Xil_AssertNonvoid(InstancePtr != NULL);
	Xil_AssertNonvoid(InstancePtr->IsReady == XIL_COMPONENT_IS_READY);
	Xil_AssertNonvoid(FrameBuffer != NULL);

	/*
	 * DUMMY and SYNC
	 */
	WriteBuffer[Index++] = XHI_DUMMY_PACKET;
	WriteBuffer[Index++] = XHI_BUS_WTH_PACKET;
	WriteBuffer[Index++] = XHI_BUS_DET_PACKET;
	WriteBuffer[Index++] = XHI_DUMMY_PACKET;
	WriteBuffer[Index++] = XHI_SYNC_PACKET;
	WriteBuffer[Index++] = XHI_NOOP_PACKET;

	/*
	 * Reset CRC
	 */
	Packet = XHwIcap_Type1Write(XHI_CMD) | 1;
	WriteBuffer[Index++] = Packet;
	WriteBuffer[Index++] = XHI_CMD_RCRC;
	WriteBuffer[Index++] = XHI_NOOP_PACKET;
	WriteBuffer[Index++] = XHI_NOOP_PACKET;
	WriteBuffer[Index++] = XHI_NOOP_PACKET;
	WriteBuffer[Index++] = XHI_NOOP_PACKET;
	WriteBuffer[Index++] = XHI_NOOP_PACKET;
	WriteBuffer[Index++] = XHI_NOOP_PACKET;

	/*
	 * Setup CMD register to read configuration
	 */
	Packet = XHwIcap_Type1Write(XHI_CMD) | 1;
	WriteBuffer[Index++] = Packet;
	WriteBuffer[Index++] = XHI_CMD_RCFG;
	WriteBuffer[Index++] = XHI_NOOP_PACKET;

	/*
	 * Setup FAR register.
	 */
	Packet = XHwIcap_Type1Write(XHI_FAR) | 1;
	Data = far_word;
	WriteBuffer[Index++] = Packet;
	WriteBuffer[Index++] = Data;

	/*
	 * Setup read data packet header.
	 * The frame will be preceeded by a dummy frame, and we need to read one
	 * extra word for V4 and V5 devices.
	 */
	switch (InstancePtr->DeviceFamily) {
		case DEVICE_TYPE_7SERIES :
				TotalWords = InstancePtr->WordsPerFrame << 1;
				NumNoops = 32;
				break;
		case DEVICE_TYPE_ULTRA :
			TotalWords = (InstancePtr->WordsPerFrame << 1) + 10;
			NumNoops = 64;
				break;
		case DEVICE_TYPE_ULTRA_PLUS :
			TotalWords = (InstancePtr->WordsPerFrame << 1) + 25;
			NumNoops = 64;
				break;
		default:
			return XST_FAILURE;
	}

	/*
	 * Create Type one packet
	 */
	Packet = XHwIcap_Type1Read(XHI_FDRO);
	WriteBuffer[Index++] = Packet;
	WriteBuffer[Index++] = 0x48000000 | TotalWords;
	WriteBuffer[Index++] = XHI_NOOP_PACKET;
	WriteBuffer[Index++] = XHI_NOOP_PACKET;

	for(unsigned int i = 0; i < NumNoops; i++) {
		WriteBuffer[Index++] = XHI_NOOP_PACKET;
	}

	/*
	 * Write the data to the FIFO and initiate the transfer of data
	 * present in the FIFO to the ICAP device
	 */
	Status = XHwIcap_DeviceWrite(InstancePtr, (u32 *)&WriteBuffer[0],
			Index);
	if (Status != XST_SUCCESS)  {
		return XST_FAILURE;
	}

	/*
	 * Wait till the write is done.
	 */
	while (XHwIcap_IsDeviceBusy(InstancePtr) != FALSE);


	/*
	 * Read the frame of the data including the NULL frame.
	 */
	Status = XHwIcap_DeviceRead(InstancePtr, FrameBuffer, TotalWords);
	if (Status != XST_SUCCESS)  {
		return XST_FAILURE;
	}

	/*
	 * Send DESYNC command
	 */
	Status = XHwIcap_CommandDesync(InstancePtr);
	if (Status != XST_SUCCESS)  {
		return XST_FAILURE;
	}

	return XST_SUCCESS;
};

int XHwIcap_DeviceWriteFrame1(XHwIcap *InstancePtr, u32 far_word,
				u32 *FrameData)
{

	u32 Packet;
	u32 Data;
	u32 TotalWords;
	int Status;
	u32 WriteBuffer[READ_FRAME_SIZE];
	u32 Index =0;

	Xil_AssertNonvoid(InstancePtr != NULL);
	Xil_AssertNonvoid(InstancePtr->IsReady == XIL_COMPONENT_IS_READY);
	Xil_AssertNonvoid(FrameData != NULL);


	/*
	 * DUMMY and SYNC
	 */
	WriteBuffer[Index++] = XHI_DUMMY_PACKET;
	WriteBuffer[Index++] = XHI_SYNC_PACKET;
	WriteBuffer[Index++] = XHI_NOOP_PACKET;
	WriteBuffer[Index++] = XHI_NOOP_PACKET;

	/*
	 * Reset CRC
	 */
	Packet = XHwIcap_Type1Write(XHI_CMD) | 1;
	Data = XHI_CMD_RCRC;
	WriteBuffer[Index++] = Packet;
	WriteBuffer[Index++] = Data;
	WriteBuffer[Index++] = XHI_NOOP_PACKET;
	WriteBuffer[Index++] = XHI_NOOP_PACKET;

	/*
	 * Bypass CRC
	 */

	/*
	 * ID register
	 */
	Packet = XHwIcap_Type1Write(XHI_IDCODE) | 1;
	Data = InstancePtr->DeviceIdCode;
	WriteBuffer[Index++] = Packet;
	WriteBuffer[Index++] = Data;

	/*
	 * Setup FAR
	 */
	Packet = XHwIcap_Type1Write(XHI_FAR) | 1;

	Data = far_word;

	WriteBuffer[Index++] = Packet;
	WriteBuffer[Index++] = Data;

	/*
	 * Setup CMD register - write configuration
	 */
	Packet = XHwIcap_Type1Write(XHI_CMD) | 1;
	Data = XHI_CMD_WCFG;
	WriteBuffer[Index++] = Packet;
	WriteBuffer[Index++] = Data;
	WriteBuffer[Index++] = XHI_NOOP_PACKET;

	/*
	 * Setup Packet header.
	 */
	TotalWords = InstancePtr->WordsPerFrame << 1;
	if (TotalWords < XHI_TYPE_1_PACKET_MAX_WORDS)  {
		/*
		 * Create Type 1 Packet.
		 */
		Packet = XHwIcap_Type1Write(XHI_FDRI) | TotalWords;
		WriteBuffer[Index++] = Packet;
	}
	else {

		/*
		 * Create Type 2 Packet.
		 */
		Packet = XHwIcap_Type1Write(XHI_FDRI);
		WriteBuffer[Index++] = Packet;

		Packet = XHI_TYPE_2_WRITE | TotalWords;
		WriteBuffer[Index++] = Packet;
	}

	/*
	 * Write the Header data into the FIFO and intiate the transfer of
	 * data present in the FIFO to the ICAP device
	 */
	Status = XHwIcap_DeviceWrite(InstancePtr, (u32 *)&WriteBuffer[0], Index);
	if (Status != XST_SUCCESS)  {
		return XST_FAILURE;
	}

	/*
	 * Write the modified frame data.
	 */
	Status = XHwIcap_DeviceWrite(InstancePtr,
				(u32 *) &FrameData[InstancePtr->WordsPerFrame],
				InstancePtr->WordsPerFrame);
	if (Status != XST_SUCCESS) {
		return XST_FAILURE;
	}

	/*
	 * Write out the pad frame. The pad frame was read from the device
	 * before the data frame.
	 */
	Status = XHwIcap_DeviceWrite(InstancePtr, (u32 *) &FrameData[0],
				    InstancePtr->WordsPerFrame);
	if (Status != XST_SUCCESS) {
		return XST_FAILURE;
	}

	/* Add CRC */
	Index = 0;
	Packet = XHwIcap_Type1Write(XHI_CMD) | 1;
	Data = XHI_CMD_RCRC;
	WriteBuffer[Index++] = Packet;
	WriteBuffer[Index++] = Data;
	WriteBuffer[Index++] = XHI_NOOP_PACKET;
	WriteBuffer[Index++] = XHI_NOOP_PACKET;

	/* Park the FAR */
	Packet = XHwIcap_Type1Write(XHI_FAR) | 1;
	Data = XHwIcap_SetupFar(0, 0, 3, 33, 0);

	WriteBuffer[Index++] = Packet;
	WriteBuffer[Index++] =  Data;

	/* Add CRC */
	Packet = XHwIcap_Type1Write(XHI_CMD) | 1;
	Data = XHI_CMD_RCRC;
	WriteBuffer[Index++] = Packet;
	WriteBuffer[Index++] = Data;
	WriteBuffer[Index++] = XHI_NOOP_PACKET;
	WriteBuffer[Index++] = XHI_NOOP_PACKET;


	/*
	 * Intiate the transfer of data present in the FIFO to
	 * the ICAP device
	 */
	Status = XHwIcap_DeviceWrite(InstancePtr, &WriteBuffer[0], Index);
	if (Status != XST_SUCCESS)  {
		return XST_FAILURE;
	}

	/*
	 * Send DESYNC command
	 */
	Status = XHwIcap_CommandDesync(InstancePtr);
	if (Status != XST_SUCCESS) {
		return XST_FAILURE;
	}

	return XST_SUCCESS;
};


u32 getWord (){

	unsigned char byte;

	int digitIndex;
	u32 far_word;

	while(1){
		byte = 0x00;
		digitIndex = 0;

		//get bytes from uart until RETURN is entered

		while(byte != 0x0d){
			byte = inbyte();
			uartBuffer[digitIndex] = byte;
			xil_printf("%x", byte);
			digitIndex++;
		}
		xil_printf("\r\n");

		if(digitIndex==5)
		{
			far_word = uartBuffer[0]<<24 | uartBuffer[1]<<16 |uartBuffer[2]<<8 | uartBuffer[3];
			return far_word;
		}
		else
		{
			digitIndex =0 ;
			break;
		}

	}
}

u32 getByte (){

	unsigned char byte;

	int digitIndex;
	u32 data;

	while(1){
		byte = 0x00;
		digitIndex = 0;

		//get bytes from uart until RETURN is entered

		while(byte != 0x0d){
			byte = inbyte();
			uartBuffer[digitIndex] = byte;
			xil_printf("%x\r\n", byte);
			digitIndex++;
		}

		if(digitIndex==2)
		{
			data = uartBuffer[0];
			return data;
		}

	}
}



int main()
{
	int Status;
	int i;
	int equal_number;
	XHwIcap_Config *ConfigPtr;

	// Flush and disable Data Cache
	Xil_DCacheDisable();

	// Invalidate and enable Data Cache
	Xil_DCacheEnable();

	// Initialize Device Configuration Interface
	DcfgInstPtr = &DcfgInstance;
	XDcfg_0 = XDcfg_LookupConfig(XPAR_XDCFG_0_DEVICE_ID) ;
	Status =  XDcfg_CfgInitialize(DcfgInstPtr, XDcfg_0, XDcfg_0->BaseAddr);
	if (Status != XST_SUCCESS) {
		return XST_FAILURE;
	}

	// Deselect PCAP as the configuration device as we are going to use the ICAP
	XDcfg_ClearControlRegister(DcfgInstPtr, XDCFG_CTRL_PCAP_PR_MASK);

	ConfigPtr = XHwIcap_LookupConfig(XPAR_AXI_HWICAP_0_DEVICE_ID);
	if (ConfigPtr == NULL) {
		return XST_FAILURE;
	}

	HwIcapInstPtr = &HwIcap;
	Status = XHwIcap_CfgInitialize(HwIcapInstPtr, ConfigPtr,
				ConfigPtr->BaseAddress);
	if (Status != XST_SUCCESS) {
		return XST_FAILURE;
	}
	HwIcapInstPtr->DeviceIdCode = 0x23727093;
	XHwIcap_Reset(HwIcapInstPtr);

	print("HWICAP Initialized\r\n");

	while(1)
	{
		equal_number=0;
		print("Please input the far words!\r\n");
		addr_word = getWord();
		Status = XHwIcap_DeviceReadFrame1(HwIcapInstPtr, addr_word,&read_FrameBuffer[0]);
		XHwIcap_Reset(HwIcapInstPtr);
		if (Status != XST_SUCCESS) {
			print("Read Lut Failure\r\n");
			return XST_FAILURE;
		}
		else if(Status == XST_SUCCESS)
		{
			for(i=0;i<FRAME_WORDS_NUM;i++)
				xil_printf("%x\r\n",read_FrameBuffer[i]);
		}
		print("Please input the number of the lut:\r\n");
		lut_index = getByte();
		print("Please input the new data of the lut:\r\n");
		new_word = getWord();
		read_FrameBuffer[(101 + lut_index)] = new_word;
		Status = XHwIcap_DeviceWriteFrame1(HwIcapInstPtr, addr_word, &read_FrameBuffer[1]);
		XHwIcap_Reset(HwIcapInstPtr);
		if (Status != XST_SUCCESS) {
			print("Write Lut Failure\r\n");
			return XST_FAILURE;
		}
		Status = XHwIcap_DeviceReadFrame1(HwIcapInstPtr, addr_word,read_FrameBuffer_verify);
		if (Status != XST_SUCCESS) {
			print("Read Lut Failure\r\n");
			return XST_FAILURE;
		}
		for(i=0;i<FRAME_WORDS_NUM;i++)
		{
			if(read_FrameBuffer_verify[i] == read_FrameBuffer[i])
			{
				equal_number ++;
			}
		}
		if(equal_number != 202)
			print("Write Lut Failure!\r\n");
		else
			print("Write Lut Success!\r\n");

	}
    return 0;
}
CJ_S_01235
关注
  • 5
    点赞
  • 踩
  • 10
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
zynq7000 emc启动及其加速
weixin_71774768的博客
07-10 1511
需要注意，ZYNQ7000 系列不支持eMMC作为BOOT 启动盘。那么我们需要用QSPI FLASH + eMMC的方式启动系统，QSPI FLASH存放BOOT文件，eMMC存放内核文件+文件系统或者只存放文件系统；图 1‑1 工作流程。
FPGA嵌入式开发一些Xilinx SDK库函数的理解
bingqigongye206的博客
05-19 2899
axi quad spi； xspi_intr_example.c
microblaze 串口学习·2
weixin_43896874的博客
07-11 688
##1 串口初始化 XUartLite_Config *ConfigPtr; ConfigPtr是一个指向结构体的指针，这个结构体中包含了串口配置的一些参数，需要注意的是。MDM串口的一些参数无法在寄存器级别进行修改。因此需要在硬件工程例化的时候。进行设置xlinx的断言函数，用于检测参数输入的合法性，猜测是重定向了assert的输出，这个以后再研究。不影响整体的逻辑实现。 控制向量在这个函数中被赋值。 首先初始化空指针，然后检查外设ID，然后通过IC查询，将XUartLite_ConfigTable中的参
【重磅干货】手把手教你动态编辑Xilinx FPGA内LUT内容
最新发布
OpenFPGA的博客
05-30 128
研究背景及基础知识FPGA是实现高性能计算与网络的重要工具，得益于其高度的并行性与用户可编程的特性，FPGA得到了越来越广泛的应用。FPGA由CLB（Configurable Logic Block，可编程逻辑单元）、BRAM（Block RAM，块RAM）、DSP48E1（专用数字处理单元）、可编程布线资源、可编程IO资源等部分组成，其中，CLB是实现逻辑功能的基础，Xilinx 7系列FPGA...
ZYNQ中GPIO函数详解汇总
Fan_zhaoyang的博客
01-18 1865
对GPIO操作的函数的含义和使用进行详解。
学fpga（hls之驱动代码）
嵌入式-老费，一个分享专业嵌入式知识的blog
05-07 1226
【 声明：版权所有，欢迎转载，请勿用于商业用途。 联系信箱：feixiaoxing @163.com】 利用hls编写好了ip之后，那么驱动代码如何编写？好在hls sdk已经提前考虑到了这一点，在export rtl的时候，除了正常输出verilog和vhdl代码之外，也会提前帮助我们写好驱动代码。驱动代码有两种格式，一种是逻辑系统的驱动，类似于rtos里面用到的驱动；还有一种是linux驱动，但是也是在用户层对设备进行访问，不是真正的kernel module文件。 1、hl...
将ZYNQ的EMIO映射到PS端串口1使用
04-06
在本文中，我们将深入探讨如何在ZYNQ7010平台上实现EMIO（外部主接口）到PS（处理系统）端串口1的映射，以便进行裸机编程并打印“Hello World”。ZYNQ7010是Xilinx公司生产的基于ARM Cortex-A9双核处理器的可编程...
zynq ps端双网口sdk源码
05-30
在本文中，我们将深入探讨如何在Zynq处理器系统（PS）端实现双网口功能，并结合SDK（Software Development Kit）进行源码级开发。Zynq是Xilinx公司的System-on-Chip（SoC）系列，它集成了可编程逻辑（PL）和处理系统...
ZYNQ AX7020 PL读写PS端 DDR 数据 vivado
01-17
PL 和 PS 的高效交互是 zynq 7000 soc 开发的重中之重，我们常常需要将 PL 端的大量数 据实时送到 PS 端处理，或者将 PS 端处理结果实时送到 PL 端处理，常规我们会想到使用 DMA 的方式来进行，但是各种协议非常麻烦...
ZYNQ7000使用PL+PS实现网络功能的例程xapp1082
11-06
《ZYNQ7000使用PL+PS实现网络功能的例程xapp1082详解》 在现代嵌入式系统设计中，ZYNQ7000系列SoC（System on Chip）因其高性能、高集成度的特性而备受青睐。Xilinx的ZYNQ7000芯片集成了可编程逻辑（PL）和处理系统...
FPGA ZYNQ PL与PS端通信，通过网口TCP协议传输数据到上位机
12-02
在现代的嵌入式系统设计中，FPGA（Field-...通过以上步骤，我们可以在ZYNQ平台上实现PL与PS的通信，并通过网口TCP/IP协议将数据安全、高效地传输到上位机，为嵌入式系统设计提供了一种强大且灵活的解决方案。
ZYNQ学习笔记（3）-局部重构Partial Reconfiguration
姚家湾博客
02-12 4534
动态局部重构Dynamic Partial Reconfiguration(DPR)，顾名思义，局部重构是当下载了全部的bit 配置以后，可以通过下载局部分区bit 文件来动态修改对应分区的逻辑功能，同时其余分区的逻辑功能持续运行而不中断。 典型应用 局部重构优化了传统的FPGA 应用，通过这项技术减少了尺寸，重量，功耗和成本。 一个典型的例子是网络交换机。每个网络交换机都具有多个端口，每个端口能够支持多种接口，比如10GigE ，OC48和光纤等等。然而在FP...
ZYNQ有两个CPU？（三）——SGI异步通信
linuxarmsummary的专栏
12-03 2835
ZYNQ有两个CPU？（三）——SGI异步通信 罗宾老师 嵌入式教师、码峰社QQ群541931432 15 人赞了该文章 前面两篇文章中我分享了ZYNQ上在Standalone环境下搭建AMP和用OCM共享内存传递数据的方法。而到目前为止实现的功能是在两个CPU上跑了多线程，线程之间可以通过共享内存进行同步通信，而我们知道同步通信需要耗费大量的CPU时间，为了节约CPU时间必须要采用异...
ZYNQ7000采用PCAP完成动态部分重构
weixin_47793981的博客
06-05 875
这是我人生的第一个blog，从现在开始记录遇到的技术问题！开发板 : ZYNQ 7010.平台 : Vivado和Vitis(standalone).
Zynq动态更新FPGA比特流
热门推荐
Shawn's blog
10-16 1万+
ZYNQ-7000的结构是ARM+FPGA，在脱离JTAG的情况下，PL的配置只能通过PS来完成。正常上电的加载顺序是，FLASH/SD - > FSBL -> PL BITSTREAM -> PS ELF，那么在整个系统全部加载完成以后是否有办法重新给PL配置程序呢？答案是肯定的。 XILINX官方的BSP裸机例程里有xdevcfg的驱动代码，里面有个例程叫做POLL_EXA...
MicroBlaze系列教程（10）：AXI_HWICAP的使用
whik1194的博客
07-02 1374
AXI_HWICAP，是把ICAP原语封装成了一个AXI接口的IP核，可以通过MicroBlaze来访问ICAP原语，功能非常强大，可以参考UG470和UG380来使用。本文介绍两个典型应用：读取IDCODE和从指定地址重新配置。Xilinx FPGA ICAP原语实现多重配置。
xilinx c语言入门,xilinx基础入门
weixin_35960434的博客
05-23 1060
2019.09.03一、基础部分及语法一、FPGA程序的固化[USF-XSim-62] 'simulate' step failed with errors. Please check the Tcl console or log files for more information.1、 在C语言代码中，行结尾反斜杠\ 起到换行作用，用于宏定义和字符串换行。其中宏定义使用居多。如果一行中有很多...
zynq 使用dma实现ps与pl linux
09-10
Zynq是一种集成了处理系统（PS）和可编程逻辑（PL）的Xilinx系列SoC（片上系统）。要在Zynq上实现PS与PL之间的数据传输，可以使用直接内存访问（DMA）来提高传输效率。 在Linux系统中，可以通过编写驱动程序来实现PS与PL之间的DMA传输。首先，需要在设备树文件中定义DMA控制器和相关的设备节点。然后，需要在驱动程序中初始化DMA控制器，设置传输参数并申请DMA通道。 一般情况下，DMA的使用步骤如下： 1. 在PL中实现一个DMA IP核。 2. 在设备树中添加DMA IP核的描述。 3. 在驱动程序中使用相应接口去初始化并配置DMA IP核。 4. 使用DMA接口读写数据。 在驱动程序中，可以使用DMA的API来启动数据传输，如dmaengine_prep_slave_*()函数来准备传输请求。同时，还可以使用DMA的回调函数来处理传输完成后的操作。 需要注意的是，为了保证数据传输的正确性，需要在PS和PL之间对内存进行合理的映射和释放管理。此外，可以根据实际需求调整DMA传输的参数，以提高传输效率。 总结来说，使用DMA实现Zynq的PS与PL之间的数据传输可以大大提高数据吞吐量和传输效率。通过编写驱动程序，配置DMA控制器并使用DMA的API接口，可以实现高效稳定的数据传输。
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值