- 凡是在 always 或initial 语句中被赋值的变量(赋值号左边的变量),不论表达的是组合逻辑还是时序逻辑,都一定是 reg
型变量;凡是在 assign语句中被赋值的变量,一定是 wire 型变量。 - 赋值语句的赋值方式有两种,分别为“<=”(非阻塞赋值)和“=”(阻塞赋值)。
- 条件运算符从右向左结合。
c eg: a > b ? a : c > d ? c : d //等价于 a > b ? a : (c > d ? c : d)
- if-else 只能在 always 块中使用,不能在 assign中使用,如果我们想在 assign中使用就需要用到条件运算符。
FPGA笔记
最新推荐文章于 2023-10-24 16:34:27 发布