在vivado中如何通过modelsim查看 ip example design波形

最新推荐文章于 2024-04-23 21:34:07 发布
最新推荐文章于 2024-04-23 21:34:07 发布
阅读量1.7k 收藏 5
点赞数 1
分类专栏： 笔记
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_36635320/article/details/105225226
版权

通过modelsim学习ip example design

产生qdma ip core

1、ip catalog 中搜索qdma，双击Queue DMA Subsystem for PCI Express(PCIe)
2、global模式产生ip core文件

右键open ip example design

1、
在这里插入图片描述2、选择默认OK，产生ip example design 。

新工程中设置vivado和modelsim环境

1、tools -> settings -> simulation
在这里插入图片描述2、tools -> settings -> 3rd party simulators
在这里插入图片描述3、apply -> ok，环境设置完毕。

开始vivado的仿真

1、simulation -> run simulation -> run behaviaral simulation

最低0.47元/天 解锁文章
MrHFan
关注
  • 1
    点赞
  • 踩
  • 5
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
vivado与modelsim的版本匹配
11-02
例如ModelSim以其易用性和广泛支持的硬件描述语言而知名，Questa则提供了高级验证功能，Cadence的Incisive和Xcelium侧重于高性能并行仿真，Synopsys的VCS和VCS MX在大规模设计中表现出色，而Aldec的Active-HDL和...
DDR 控制器 IP对应的 Example Design 的仿真和上板验证
小王在努力...的博客
04-12 765
本节主要是介绍 Xilinx DDR 控制器 IP 的创建流程、IP 用户使用接口 AXI 协议介绍和IP 对应的 Example Design 的仿真和上板验证。
【ARM杯】vivado 使用IP example design 加速IP验证
智哥随便写写
03-27 5055
很多时候工程师使用xilinx IP却不知道如何调用，如何配置，如何测试和如何仿真，这里请充分使用xilinx vivado 工具提供的example design，以IP 7系列的SERDES调用为例，我们可以在产生IP后打开工具自带的IP 参考设计： 图1.open IPexample design 这里不是所有的IP都具备参考设计的，比如一些特别复杂的接口如Displaypor...
vivado 查看模拟波形、总线图查看器
cckkppll的博客
04-23 1629
vivado 查看模拟波形、总线图查看器
Vivado Open IP Example Design报错解决办法
NZX666的博客
12-15 4480
我在进行Open IP Example Design时遇到错误[12-172]，大致内容是提示有个文件找不到，但是按照路径去找是可以发现文件的，那么究竟是什么原因呢？我去百度了一圈也没发现有同样问题的人，没办法自己解决吧。 观察了一下，发现显示的路径不是全部路径，然后就找到了问题所在：路径中有文件夹的名称中有空格，删掉就好了。 哈哈哈，真是个低级的错误，我还专门写了下来，不知道有没有人会和我犯同样错误~ ...
使用vivado IBERT Ultrascale GTH IP核，测试GTH眼图
yindq1220的博客
03-31 4717
一、选择IP核 IBERT Ultrascale GTH,按照硬件电路选择参数，然后生成IP核 二、生成IP核后，右击该IP核，点击 open IP example design，生成示例工程。如有需要，可以在顶层添加所需要的控制接口，并在约束文件添加约束。 三、编译示例工程，并烧写到板子上。保证板子上的GTH时钟输入稳定，烧写完成后界面如下。 四、点击上图的creat links按钮，将需要测试的信号添加到new links，点击确定。 五、右击link..
vivado有关波形文件的操作
weiweiliulu的专栏
07-29 1万+
1、 保存波形配置 再调试的过程中，我们会更改一些变量显示的先后顺序、颜色、进制表示。如果更改的较多，每次打开的时候都要重新配置一下会很麻烦。这里可以保存配置文件，下次打开对应的.wcfg文件即可使用上次保存的配置。 图 最开始默认的仿真波形 图 更改了先后顺序和颜色 下面保存配置，看等会再打开是这样的不 图 波形配置的方法 下一步，关闭波形文件，重新打开仿真，默认就是更新过的。如果显示的配置不是你想要的，可以找到你要使用的配置文件的路径，然后打开即可 2、保存仿真后的波形文件 有时候我们
VIVADO中UART IP核使用
最新发布
05-21
VIVADO中UART IP核 使用的是AXI-lite通信协议，外部接口分别为RX、TX以及Interrupt。该工程中使用了UART IP核，并且写了AXI-Lite mater部分代码实现UART IP核通信，在tb文件中写了UART rtl代码，可实现IP核与代码...
Vivado与ModelSim/Matlab版本兼容性官方推荐表
04-19
在FPGA开发过程中，软件工具的兼容性是至关重要的，特别是Vivado、ModelSim和Matlab这样的核心工具。Vivado是由Xilinx公司提供的一个综合的开发平台，用于FPGA逻辑设计、仿真和硬件编程。ModelSim是Mentor Graphics...
Vivado中FIRl IP核滤波器设计
01-20
在设置好参数后，可以通过Design Filter查看滤波器的频率响应，然后导出为`.coe`文件，以便在Vivado中使用。 2. **FIR Compiler IP核参数设置**： 在Vivado中打开FIR Compiler IP，首先选择源文件为之前生成的`....
vivado 2018.2与modelsim的联合仿真
08-27
在 Vivado 2018.2 中，用户需要设置 ModelSim 的安装路径。首先，选择 Vivado 菜单中的“Tools”——>“Settings...”，然后选择“Tool Settings”下的“3rd Party Simulators”选项卡。在“Install Paths”下，选择...
2020-08-05
zml_csdncsdn的博客
08-05 156
使用Vivado生成pcie IP核时，不会自动生成example design，需要右键ip核选择“open ip example design”。
一种vivado联合vcs仿真以及verdi查看波形的方法
up up up!
04-12 3272
一种vivado联合vcs仿真以及verdi查看波形的方法
【技巧】Vivado 仿真器simulation显示模拟波形图（非数字波形）
LiangWF22的博客
02-19 1万+
在使用Vivado软件时经常需要对程序进行仿真，使用Simulation时可以设置不同的显示波形如数字波形或者模拟信号的波形，此文正是设置、更改显示波形的教程。
Vivado仿真小技巧，让所有模块的波形都可以显示
qq_19919997的博客
03-15 8503
要观察任意模块的中间信号波形时，只需要把信号拖到波形界面中，波形就会自动显示。提高仿真效率。
Vivado基于Rom IP核查找表生成cos、sin波形的方法
dxz44444的博客
12-02 3059
一、MATLAB生成sin,cos的数据文件 构造256点的正余弦表，分别得到 cos和sin的查找表 matlab代码: 求sin fid = fopen('sin.txt','a' ); str1 = 'MEMORY_INITIALIZATION_RADIX=10;'; str2 = 'MEMORY_INITIALIZATION_VECTOR='; fprintf(fid,'\t%s\n \t%s\n', str1,str2); for k=1:256; y(k) =sin(2*pi*k/256
FPGA 学习笔记：Vivado simulation 仿真波形二进制显示
坚韧与专注
08-27 6886
FPGA 学习笔记：vivado 仿真 二进制显示
基于vivado的 AXI Verification IP对AXI接口进行仿真
weixin_45230720的博客
08-30 1069
vivado提供了一个AXI VIP设计实例，接下来就生成IP设计实例，并且仿真这个设计案例。
vivado下使用ILA抓取波形
热门推荐
Tristone的学习笔记
03-10 5万+
第一部分：RTL设计    在RTL中想要抓取的信号前加上（*keep = "TRUE"*）例如想要抓取cnt信号：     （*keep = "TRUE"*）reg [3:0] cnt = 4'd0;第二部分:加入ILA核   在vivado工程中打开IP Catalog选项，找到ILA核进入配置ILA核的选项：  第一页第二页：配置结束之后点击OK第三部分：在RTL中嵌入ILA核在vivado...
vivado怎么联合modelsim
10-04
在Vivado中联合ModelSim进行仿真，可以按照以下步骤进行设置： 1. 在Vivado中生成设计文件（比如RTL代码、约束文件等）。...9. 可以通过在ModelSim中的波形窗口中设置信号和时钟周期等参数，并运行仿真。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值