【一些逻辑综合的思考题】

1. 为什么要用边沿触发器件？

答：为了提高触发器的可靠性，希望触发器的次态仅决定于CLK的边沿到达时刻的输入信号的状态，与CLK的其他时刻的信号无关

 

   什么情况容易出现非稳态，可以避免么？ 

    答：频率过高；跨时钟域；Clock tree 不平

        跨时钟域不可避免，需要增加辅助电路，并进行CDC(cross domain check)

        亚稳态一般出现在跨时钟域传输和异步信号采集中以及复位电路中。

        如何避免：增加辅助电路；采用同步信号；采用响应更快的触发器；降低采样频率；采用fifo对跨时钟域数据通信进行缓冲设计；对复位电路采用异步复位、同步释放的方式处理；降低采用速率。。。