勘误发布：《锁相环技术原理及FPGA实现》－20181025

 第4章勘误：

1）p126（2016.6.26）

      倒数第2段中“对比一下图3-32与图3-35”  修改为  “对比一下图4-32与图4-35”。

      [此勘误由pujuga@163.com发现，在此表示感谢。]

2）p104（2016.6.27）

     70.19Hz应该修改为70.19KHz。
      [此勘误由pujuga@163.com发现，在此表示感谢。]

 

第6章勘误：
1）p176（2016.6.27）

　   将“随阻尼系数的增大，VCO输入信号的纹波逐渐变小”　修改为　“随阻尼系数的增大，VCO输入信号的纹波逐渐变大”

      [此勘误由pujuga@163.com发现，在此表示感谢。]

 

第8章勘误：
1）p224（2016.7.6）

      表8-2，各类稳态误差，最后一列，原文“二阶III型环”，修改为，“三阶III型环”。

      [此勘误由pujuga@163.com发现，在此表示感谢。]

 

第9章勘误：
1）p253（2016.7.6）

    （9-5）（9-6）（9-7）中 描述i相为cos，q相为sin。修改为，i相为sin，q相为cos

      [此勘误由pujuga@163.com发现，在此表示感谢。]