周问题回复－滤波器－锁相环BL参数及环路滤波器参数问题

说明：

由于网易已停止博客服务，读者无法查阅我的网易博客日志，近期将逐步将网易博客中的典型问题交流情况在CSDN博客中发布出来，敬请关注！

 

杜老师您好！

请教两个问题，是关于《数字滤波器的MATLAB与FPGA实现》书上的：

一. P329及P330锁相环部分，公式中BL（L是下标）的值是如何确定的？

 

二. P333及P334部分，PD_LoopFilter程序：

 if c="1100" then

     sum <= sum + PD(27 downto 10);

程序这么写，是16个clk周期作一次累加吗？ 不应该是每个clk周期都累加吗？

 

回复：

1） BL的值与环路的其它参数是相互关联的，请查阅书中对实例参数的设计方法，根据工程设计需求，快捕带、输入信噪比参数，再由公式直接计算即可。

2）环路滤波器的累加频率，反映的是DDS频率字更新周期，这个参数与环路总增益值有关，也与环路快报捕带等参数相互关联。有关这个参数的设计方法，我在《锁相环技术原理及FPGA实现》一书中有更为详细的仿真测试说明。

祝愉快！

杜勇。