FIFO IP核学习笔记

已于 2022-04-14 16:37:12 修改
阅读量510 收藏 1
点赞数
分类专栏： FPGA学习笔记 文章标签： fpga开发
于 2022-04-13 22:08:33 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_37424623/article/details/124158574
版权

目录

1 FIFO简介

英文名称：First-in-first-out
功能：FIFO一般用于不同时钟域之间的数据传输（如下图所示），也常用于实现不同位宽接口的数据匹配。

在这里插入图片描述

2 使用Quartus软件创建FIFO ip核

2.1 创建一个空工程

在这里插入图片描述

2.2 打开 MegaWizard Plug-In Manager

在这里插入图片描述

2.3 创建一个空的IP核

在这里插入图片描述

2.4 创建FIFO

在这里插入图片描述

2.4 FIFO配置

2.4.1 位宽深度设置

在这里插入图片描述

2.4.2 亚稳态选择

在这里插入图片描述

2.4.3 标志位

在这里插入图片描述

2.4.4 请求模式

在这里插入图片描述

2.4.5 保护功能

在这里插入图片描述

2.5 EDA 配置

在这里插入图片描述

2.6 总结页面

在这里插入图片描述

2.7 创建成功

在这里插入图片描述

3 FIFO 编程应用

FIFO 例化模块

fifo	fifo_inst (
	.data ( data_sig ),       // 写入FIFO的数据
	.rdclk ( rdclk_sig ),     // 读时钟
	.rdreq ( rdreq_sig ),     // 读请求
	.wrclk ( wrclk_sig ),     // 写时钟
	.wrreq ( wrreq_sig ),     // 写请求
	.q ( q_sig ),             // 从FIFO输出的数据
	.rdempty ( rdempty_sig ), // 读空信号
	.rdfull ( rdfull_sig ),   // 读满信号
	.rdusedw ( rdusedw_sig ), // 读侧数据量
	.wrempty ( wrempty_sig ), // 写空信号
	.wrfull ( wrfull_sig ),   // 写满信号
	.wrusedw ( wrusedw_sig )  // 写侧数据量
	);
驽马同学
关注
  • 0
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
ALTERA FIFO IP核使用verilog代码
01-07
FIFO，在FPGA中是一种非常基本，使用非常广泛的模块。FPGA高手可能觉得不值一提，但对于像我这样的新手，有时却是个大问题，弄了一个多月，总算有所进展，希望把自己的一些总结写下来，一方面希望对其他入门者有所帮助，另一方面希望看到的高手们批评指正。
vivado下的fifo ip核学习笔记
10-11
vivado下的fifo ip核学习笔记
fifo.zip_FIFO IP核
09-23
1、初步掌握FPGA开发流程，熟悉Quartus II的FPGA应用开发环境。 2、掌握IP核FIFO的使用。 3、熟悉modelsim仿真软件的使用。
FIFO IP核的调用及仿真
07-30
开发流程http://www.cnblogs.com/noticeable/p/7255971.html
ise中FIFOIP核使用
12-17
该文档描述了ise调用FIFOIP核的使用方法，有图文教程。
FIFO_IP核介绍和测试
小王在努力...的博客
12-23 1992
FIFO 的英文全称是 First In First Out，即先进先出。FPGA 使用的 FIFO 一般指的是对数据的存储具有先进先出特性的一个缓存器，常被用于数据的缓存,或者高速异步数据的交互也即所谓的跨时钟域信号传递。它与 FPGA 内部的 RAM 和 ROM 的区别是没有外部读写地址线，采取顺序写入数据，顺序读出数据的方式，使用起来简单方便，由此带来的缺点就是不能像 RAM 和 ROM 那样可以由地址线决定读取或写入某个指定的地址。
FIFO IP的使用
梦 醉了谁的博客
05-29 2854
FIFO的读写测试1 新建工程2 添加fifo IP核和ila IP核2.1 添加fifo IP核，并设置参数。2.2 添加ila核，并设置参数。3 新建源文件并编写源文件3.1 新建源文件v_fifo（顶层文件），编写源文件3.2 新建源文件fifo_wr(写模块)，编写源文件3.3 新建源文件fifo_rd(读模块)，编写源文件4 编写仿真文件5 结果5.1 仿真文件观察结果5.2 ila观察结果 1 新建工程 2 添加fifo IP核和ila IP核 2.1 添加fifo IP核，并设置参数。 **参
（四）零基础学懂FIFO——最详细的FIFO IP核应用教程
ChinaRyan666（蔡杰涛）的博客
09-20 3169
爆肝2w字！只为了彻底学懂FIFO！让您零基础都会用FIFO！
FPGA原理与结构（13）——FIFO IP核的使用与测试
apple_53311083的博客
09-03 1954
本文介绍FIFO Generator v13.2 IP核的具体使用与例化。总结了FIFO IP核的使用方法，给出了各个配置参数的具体含义及配置方式，并对相关的设计进行了测试。
【FPGA】 Vivado FIFO IP核使用教程
qq_65274042的博客
03-31 7517
FIFO的英文全称是，即先进先出。FPGA使用的FIFO一般指的是对数据的存储具有先进先出特性的一个缓存器，常被用于数据的缓存或者高速异步数据的交互，也即所谓的跨时钟域信号传递。它与FPGA内部的RAM和ROM的区别是没有外部读写地址线，采取顺序写入数据，顺序读出数据的方式，使用起来简单方便，由此带来的缺点就是不能像RAM和ROM那样可以由地址线决定读取或写入某个指定的地址。FIFO从输入时钟的角度来分，有两种类型：单时钟FIFO和双时钟FIFO；
FIFO IP核学习与实践_异步FIFO_
10-02
与ROM或RAM的按地址读写方式不同，FIFO的读写遵循“先进先出”的原则，即数据按顺序写入FIFO，先被写入的数据同样在读取的时候先被读出，所以FIFO存储器没有地址线。FIFO有一个写端口和一个读端口外部无需使用者控制地址，使用方便。
Xilinx FIFO IP核的例化和使用（含代码实例）
Doreen的博客
10-15 5503
文章包含了FIFO IP核例化 、IP核调用、端口理解及IP核控制（提供实例）
ZYNQ之FPGA学习----FIFO IP核使用实验
鲁棒最小二乘支持向量机
11-25 1797
FPGA学习FIFO IP核使用实验
quartus工具篇——fifo ip核
qq_52548731的博客
07-31 3415
quartus ip核fifo的使用
vivado fifo ip实验及其设计
qq_52112285的博客
09-18 445
此时，对于深度为2^n的FIFO，需要的读/写指针位宽为(n+1)位，如对于深度为8的FIFO，需要采用4bit的计数器，0000～1000、1001～1111，MSB作为折回标志位，而低3位作为地址指针。把FIFO比作汽车进入一个单向行驶的隧道，隧道两端都有一个门进行控制， FIFO宽度就是这个隧道单向有几个车道， FIFO的深度就是一个车道能容纳多少辆车，当隧道内停满车辆时，这就是 FIFO的满标志，当隧道内没有一辆车时，这便是 空标志。当读写指针相等时，表明FIFO为空，这种情况发生在复位操作时；
【FPGA学习笔记】FIFO IP核的使用
yang_jiangning的博客
03-31 4825
简单介绍FIFO ，以及FIFO IP核的调用。
FPGA_学习_12_IP核_FIFO
heqiunong的专栏
06-21 1496
FIFO(Frist Input Frist Output)，即先入先出，也是一种存储器，一般做数据缓冲。FIFO和 RAM的在于都能存储数据、都有控制写和读的信号;在于 FIFO 没有地址，所以不能任意指定读取某一个数据，数据只能按照数据输入的顺序输出，即先入先出，并且读写可以同时进行。如果数据把 FIFO 的深度写满了，数据将不能再进去，也不会覆盖原有的数据;
xilinx FPGA FIFO IP核的使用（VHDL&ISE）
qq_43811597的博客
04-12 1599
当FIFO不为空时，读取操作将会成功。这个实现使用块RAM或分布式RAM用于内存，用于写和读指针的计数器，二进制代码和灰度代码之间的转换用于跨时钟域的同步，以及用于计算状态标志的逻辑。测试结论就是，用fifo读写可以避免用rom，因为数据还没有写入时，一直读出上一次的数据，用fifo就可以在vaild为高时去读取，这样读出的数就是依次写入的数据。在标准的fifo模式下，当没有读使能时，dout是不会有输出的，但是如果使用模式，我测试了，在没有读写使能的前提下，任然会输出第一个读数，并且会早于读使能。
IP核之FIFO
weixin_67803687的博客
08-12 685
FIFO（First In First Out）即先入先出，适用于跨时钟域信号传递。
fpga的fifo ip核
最新发布
04-08
FIFO IP核是一种在FPGA中实现FIFO功能的可复用IP核。 FIFO IP核通常由FPGA厂商提供，可以直接在FPGA设计中使用。它提供了一种方便的方式来实现数据的缓存和传输，特别适用于需要在不同的时钟域之间进行数据交换的...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

驽马同学

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值