![](https://img-blog.csdnimg.cn/20201014180756780.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA
文章平均质量分 86
GBXLUO
好记性不如烂笔头
60分万岁
展开
-
Intel FPGA IP之LVDS SerDes IP学习
FPGA 视频数据输入输出直通工程:屏芯片目的。原创 2024-03-03 23:10:56 · 1709 阅读 · 0 评论 -
LVDS电平标准与LCD屏的LVDS数据格式
驱动器的输入为两个相反的电平信号,四个nMOS管的尺寸工艺是完全相同的。LVDS( Low Voltage Differential Signaling)是一种低摆幅的差分信号技术,它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输,其低压幅和低电流驱动输出实现了低噪声和低功耗。如上图所示,LVDS驱动器由一个驱动差分线对的电流源组成(通常电流为3.5mA),LVDS接收器具有很高输入阻抗,因此驱动器输出的电流大部分都流过100Ω的匹配电阻,并在接收器的输入端产生大约350mV的电压。原创 2024-03-03 00:48:41 · 1930 阅读 · 0 评论 -
Quartus工程的qsf配置约束文件介绍
qsf:Quartus Setting File,是Quartus工程的配置文件;包含一个Quartus工程的所有约束,包括工程的软件版本信息、FPGA器件信息、引脚约分配、引脚电平分配,编译约束和用于Classic TimingAnalyzer的时序约束;原创 2024-02-08 11:45:46 · 2402 阅读 · 1 评论 -
Quartus IP 之mif与hex文件创建与使用
Xilinx与Altera支持的ROM文件格式Alterahex、mifAM(助记)Xilinxhex、coeXC(助记).hex、.coe格式一般是用于Xilinx版本,.mif、.hex格式一般用于Altera版本的ROM。hex文件: Hexadecimal FIlemif文件: Memory Initialization Filecoe文件:Coefficient File;本篇暂不解读xilinx的coe文件。原创 2024-02-04 14:55:22 · 2717 阅读 · 0 评论 -
Quartus IP学习之ISSP(In-System Sources & Probes)
在ISSP IP设置界面,选择Generate》Show Instantiation Template,在弹出的Instantiation Template中可以看到该issp_ip例化模板,点击Copy,并将其粘贴到Quartus工程的顶层/其他模块中即可。选择USB-Blaster与FPGA芯片(一般成功识别USB-Blaster后会自动读取FPGA芯片型号),并自动弹出FPGA芯片中下载的ISSP中的Sources与Probes信息。原创 2024-02-03 23:36:20 · 1276 阅读 · 0 评论 -
Quartus生成烧录到FPGA板载Flash的jic文件
如果output_file.jic带linux os系统,则可能需要烧录一个小时。1、先使用Programmer烧录一个sof文件,即test.sof。2、再正常使用Programmer烧录jic文件即可,约需10分钟,待转换的sof文件与hex文件。原创 2024-01-28 15:16:45 · 4168 阅读 · 0 评论 -
FPGA HDMI IP之DDC(本质I2C协议)通道学习
目的:使用KingstVIS逻辑分析仪软件分析HDMI的DDC数据(遵循I2C协议),同时学习了解HDMI DDC与I2C通信协议。原创 2024-01-27 21:57:09 · 2452 阅读 · 0 评论 -
Quartus II使用小技巧
有两个Quartus工程:q_pfj_1.qpf与q_prj_2.qpf,其中q_prj_2.qpf是q_prj_1.qpf的衍生工程,两个工程想要在Signal Tap Logic Analyzer中观察的信号一样,直接将q_prj_1.qpf中已经设置好的stp1.stp挪到q_prj_2.qpf工程中,替换掉q_prj_2.qpf中原来的stp1.stp文件,即可在q_prj_2.qpf中的Signal Tap Logic Analyze抓取相同的信号。原创 2024-01-22 22:41:18 · 2844 阅读 · 0 评论 -
Notepad++关联.v文件
但是存在一种情况,win10会自动将.v文件关联到Orcad等其他文件,你在notepad++里面设置的首选项-文件关联.v不起作用,接着你可以在win10设置-应用-默认应用-按文件类型指定默认应用,给.v文件选择notepad++但是,如果在按文件类型指定默认应用的选择时,没有找到notepad++,那就先删除win10默认的Orcad关联.v文件,再重新关联.v文件到notepad++。选中.v文件,右键-打开方式-在这台电脑上查找其他应用-选择想要的notepad++.exe即可。原创 2023-12-07 13:34:50 · 861 阅读 · 0 评论 -
Intel Quartus II IP之DP1.4 工程的创建与使用
一般为了通用性,再demo工程上再打包一层,这样的作用是将demo工程默认生成的输入输出wire/reg名称改为其他工程也在使用的名称,这样方便合入其他工程,且其他工程的引脚分配设置可以共用。默认生成的是DP直通工程,即DisplayPort SST Parallel Loopback with PCR,可以实现DP RX接口的4K视频输入并通过DR TX接口输出该4K视频。该工程实现DP的RX 与TX直通工程,也即是DP RX接收到的信号直接传输给DP TX来发送。原创 2024-01-16 17:52:33 · 1343 阅读 · 0 评论 -
Quartus 软件界面介绍与部分使用技巧
内容太多,只能慢慢补充完善了~对一个软件的熟练掌握,不仅在于完成项目工程,还在于对一个软件的各个功能的位置与使用要熟稔于心(个人看法)。原创 2024-01-13 10:40:45 · 4810 阅读 · 1 评论 -
Quartus的Signal Tap II的使用技巧
Signal Tap II全称Signal Tap II Logic Analyzer,是第二代系统级调试工具,它集成在Quartus II软件中,可以捕获和显示实时信号,是一款功能强大、极具实用性的FPGA片上调试工具软件。传统的FPGA板级调试是由外接的逻辑分析仪连接到FPGA的控制引脚,将内部引号引出至引脚I/O上,接着进行板级调试。原创 2023-12-27 15:50:22 · 2895 阅读 · 0 评论 -
modelsim使用技巧
打开Modelsim后,在Wave-Wave Preferences后,在弹出的Wave Window Preferences界面单击Grid & Timeline,然后选择仿真时间波形单位,并可以设置栅格显示的周期。一种是在Modelsim工具栏下直接选中Simulate-Start Simulation的弹出窗口中,选择好仿真top层文件后,取消勾选Enable optimization,1.2 在modelsim窗口下选择打开wave窗口,选择file-save format或按ctrl+s,保存。原创 2023-12-19 15:25:34 · 1420 阅读 · 0 评论 -
移植Modelsim仿真工程
但是,第一遍仍会报错,如下:什么都不要改,再双击run_simulation.bat文件就可正常进行仿真了,偶尔也会第三次才能正常仿真,看来这种方式不是主流啊。估计是bug或者不为人知的什么原因。原创 2023-12-15 00:17:10 · 885 阅读 · 0 评论 -
Verilog仿真遇到的问题
1、Vivado 15.4仿真时编译没有报错,但是仿真不成功,逻辑很简单,full为高电平时,rd_en要拉高,但全程没有拉高!检查语法发现语句" else if( empty == 'b1); "多了一个分号“ ;‘,愚蠢了。2、前辈指点reg变量不要跨always块赋值,确实,这样容易“打架”(也就是时序矛盾),以及时序逻辑电路的if-else语句块可以不写全,但是组合逻辑电路...原创 2022-12-10 22:43:00 · 355 阅读 · 0 评论 -
Quartus II + Modelsim 脚本仿真
第5步,产生仿真脚本并进行修改:Create the Simulation Script。第3步,指定EDA仿真工具:Specify EDA Tool Settings。,cd切换到mentor_example.do所在路径, 敲入。第1步,创建一个ram ip,并形成一个例化的top层ip。第7步,运行运行mentor_example.do脚本文件。,运行mentor_example.do脚本文件。第2步,自己再单独写一个testbench.v。打开modelsim,在。Transcript栏中。原创 2023-12-06 22:33:15 · 1509 阅读 · 0 评论 -
modelsim如何关联Notepad++
路径要用/,不是直接copy的\路径,如copy的:C:\Program\Files\Notepad++\notepad++.exe,这样会报错。这种方法需要每次打开modelsim软件后输入一遍,比较麻烦,接下来有一劳永逸的方法。按照路径找到pref.tcl,右键去掉只读属性,将上面两条命令添加其中即可。原创 2023-12-07 15:11:50 · 983 阅读 · 2 评论 -
vivado仿真波形与配置文件的保存
一、波形文件与配置文件的说明1、波形数据库文件(.WDB),其中包含所有的仿真数据。是vivado自动保存的文件; 因为.WDB文件自动保存的名称是一样的。如果想保存多次仿真的.WDB文件,在仿真完成后到xsim文件目录下将.WDB文件重命名,这样下一次仿真就不会覆盖这个.WDB文件。2、波形配置文件(.WCFG),其中包含于波形配置文件中的对象相关联的顺序和设置,注意是配置文件,需要手...原创 2023-07-26 17:37:00 · 1852 阅读 · 0 评论 -
Quartus+Modelsim联合仿真
软件版本:Quartus II 18.1 Standard Edition + ModelSim SE-64 10.11、设置Quartus中各仿真软件exe的安装路径选择tool—》options—》General—》EDA Tool Options,在ModelSim一栏填写Modelsim的可执行程序的路径,典型路径为:安装路径\win64,例如:2、设置工程将要使用的仿真工具与...原创 2023-03-20 10:48:00 · 1090 阅读 · 0 评论 -
Quartus II 17.1新建一个流水灯
诸图排序:从左到右,从上到下一、软件设置1、新建工程并添加FPGA芯片 2、新建.v文件并添加至顶层实体3、元器件特性设置4、分析与阐述(生成网表文件)5、引脚分配6、编译(包含分析与综合)二、程序下载1、选择烧录器2、添加烧录文件3、下载...原创 2022-07-24 18:22:00 · 448 阅读 · 0 评论