硬件工程--高速信号阻抗设计标准

对于硬件工程师你除了要会进行功能设计，还得掌握信号时序、阻抗设计标准等。具体落实到细节无非就是元器件的走线布局等，有关PCB和原理图的设计规范之前已经有过讲解，今天就来说说具体的一些信号走线时该遵循哪些规则！
一、 HDMI信号

1. 等长:
4对差分等长，以保证时序；//其实HDMI信号并不严格要求差分对对间等长
等长误差： 对内： 5mil;
对间: 10mil;
对间间距：至少15mil

2. 等长修正方式：
a.差分线走线终点不匹配处绕线：

b.差分等长绕线Gap宽度满足4W，A的长度为线宽的3倍：

c.临近GND层走线，空间足够则包地处理；包地线距离差分线间距满足差分线宽的3倍，铺铜离差分线20mil：

d.信号换层的附近放置地孔，提供最近回路：

3. 阻抗要求：
差分阻抗：100mil； 单端阻抗：50mil

PCB设计的目的在于尽可能将非连续性阻抗最小化，从而消除反射；剩下不可避免的非连续性集中在一起；

4.可能发生非连续性的位置：
A.HDMI连接器焊盘处；
B.过孔，阻容器件盘或IC引脚处；
C.信号对被分离以围绕一个物体布线的地方

5.匹配电阻：
信号的匹配电阻起防ESD作用和微调阻抗用途，通常靠近插座位置，两电阻必须并排放置，不可一前一后；

注意事项:
差分走线下面应该是完整的参考平面（电源层/地层），尽量避免跨分割的出现；
尽可能使用尺寸最小的信号线过孔和HDMI连接器焊盘,因为其对100差动阻抗产生的影响较小;
较大的过孔和焊盘可能会导致阻抗下降,推荐使用过孔8mil/16mil,或8mil/18mil

6.ESD处理:
ESD器件一定要靠近HDMI的端子放置;考虑工艺要求,间距为一个烙铁头的厚度即可

二、DVI信号

1. 差动阻抗
接收器的差动阻抗为100±20Ω，但组装线的阻抗需小于此变动，故预设为100±10Ω；

2. 同模阻抗
理想的同模阻抗为33±10Ω

3. 特性阻抗：单端50，差分100；
信号换层时在距离过孔50mil内增加回流地孔；
信号长度最长不超过8000mil；
每个信号走线不超过两个过孔；
信号必须参考GND层；
差分对之间的间距大于等于15mil；

三、VGA
1. layout注意：
走线顺序：先π型滤波，在经过ESD器件，最后到VGA接口；
R、G、B信号走一起，其次是VSYNC、HSYNC；均需加粗，做包地处理；
R、G、B信号间的安全距离一般为20mil，且需要等长处理；
R、G、B信号原理其他信号，尤其是高速信号；
R、G、B信号换层打孔，旁边需增加回流地孔；
所有经过ESD器件的信号，必须穿过ESD器件的PIN脚，不能出现分支；

四、SATA
1. 等长规则：
差分组内误差，±5mil；
差分组间误差，±5mil；
两组差分之间的间距至少为15mil，与其他信号或灌铜间距至少15mil；
长度限制：3000mil

2. 阻抗：
差分阻抗，100Ω±10%

五、网络
1. 阻抗：
差分阻抗：100Ω±10%

2. 等长规则：
差分组内误差，±5mil；
差分组间误差，±5mil；
长度限制：4000mil

3. 四对差分信号走在一起与其他高速信号（USB，CLK等）保持50mil以上间距；

六、USB

1. 差分阻抗：90Ω（±10%）
2. 距离其他信号线和灌铜间距至少20mil；
3. 若使用保护地，保护地的线宽至少100mil；保护地与信号地的间距至少25mil；
4. 总长度限制，1800mil；
5. 其电流大概500mA，电源管教走线宽度至少30mil

七、PCIE
1. 阻抗：
单端50，差分100
2. 等长规则：
差分对内误差，±5mil；
差分对之间不用等长；
时钟信号长度控制在2450-2500mil；其他信号长度不超过1500mil
3. 走线间距：
两组收、发信号之间保证20mil以上间距；
收、发信号分层走；若不能分层走，收、发信号间至少保证30mil间距；
差分对之间的距离、差分对和所有非PCIE信号的距离是20mil；
当PCIE信号对走线换层时，应在靠近信号对过孔处放置地孔，每对信号建议放1-3个地孔；
PCIE差分对采用25/14的过孔，且需对称放置；
SCL等信号不能穿越PCIE主芯片