想你所想，做你所做

一、Zynq-7000 系列ZYNQ （全称是 Zynq-7000 All Programmable SoC全可编程片上系统APSoC）是赛灵思公司（Xilinx）推出的新一代全可编程片上系统（APSoC），它将处理器的软件可编程性与 FPGA 的硬件可编程性进行完美整合，以提供无与伦比的系统性能、灵活性与可扩展性。与传统 SoC解决方案不同的是，高度灵活的可编程逻辑（FPGA）可以实现系统的优化和差异化，允许添加定制外设与加速器，从而适应各种广泛的应用。ZYNQ 的本质特征，是它组合了一个双核 ARM C

FPGA选型的时候，除了考虑其性能，硬件上还需要额外关注其功耗，因为这涉及到相应的DCDC的选型，但是如何评估FPGA的功耗呢？今天这里就以一款赛灵思Kintex-7系列的XC7K160T-FFG676芯片为例，其相应的应用资源如下图所示：首先先用赛灵思的专用模拟分析软件XPE进行一下满功耗的模拟分析计算，计算结果如下图所示：模拟在满载的情况下，On-Chip Power功耗为：5.928W；表中其他详细参数信息含义可参考赛灵思FPGA手册。接下来使用实际PCB板卡进行测试，这里板卡实际同样按照

Xilinx®7系列FPGA包括四个FPGA家族，可满足完整范围的系统需求，从低成本、小尺寸、成本敏感、高容量应用到超高端连接带宽、逻辑容量和信号处理能力，适用于最苛刻的高性能应用。7系列fpga包括:1、Spartan®-7系列:优化的低成本，最低功率，高I / O性能，封装最小。2、Artix®-7系列:针对需要串行收发器和高DSP和逻辑吞吐量的低功耗应用进行优化。为高吞吐量、成本敏感的应用提供最低的材料成本总额。3、Kintex®-7系列:与上一代相比，优化了最佳的性价比，系统性能提升了2

针对不同的器件类型和应用场合，Xilinx为其FPGA系列产品提供了多种下载配置模式，比如：JTAG模式、Parallel模式、Master Serial模式、Slave Serial模式、Master Select MAP模式、Slave Select MAP模式。下面就来详细介绍一下每种下载模式以及配置操作等。1.JTAG模式：该模式是基于IEEE1149.1和IEEE1532的下载配置模式，通过TDI（数据输入）、TDO（数据输出）、TMS（测试模式）、TCK（测试时钟）四个信号实现FPGA的下载

M0-M2主要用于配置SPI的模式，详细介绍如下：FPGA配置方式灵活多样，根据芯片是否可以主动加载配置数据分为主从模式以及JTAG模式。1.主模式：主模式都是加载片外非易失性存储器中的配置，所需要的时钟信号由FPGA内部产生；在主模式下，FPGA上电后自动将配置数据从相应的外部存储器中读取到SRAM中，实现内部结构映射；主模式根据比特流位宽又可以分为：串行模式和并行模式两大类。如主串行模式、主spi flash 串行模式、内部主spi flash串行模式、主bpi并行模式以及主并行模式，如下图

四、生成.mcs文件1.在“TCl Cons…”选项框中输入如下内容：红色文字部分是第三步中生成的.bit文件的地址及文件名，蓝色部分是即将生成的.mcs文件的地址及文件名；2.输入完成后，单击回车，文件开始编译，出现如下提示则编译完成：蓝色文字部分为创建新项目时自定义的项目文件夹目录，红色文字部分是生成的.bit文件及.mcs文件后自动生成的文件夹地址；.mcs文件于测试准备阶段烧写入待测试板卡中；.bit文件于测试过程中提供在线调试使用。五、测试准备1.将待测试的输入输出板卡烧写.

对于信号眼图分析相信大家都不陌生，除了使用示波器可以测试眼图外，使用Vivado同样可以进行眼图的测试与分析。说起Vivado，FPGA研发设计人员肯定是玩的666，但是对于硬件研发及测试人员来说，还是比较陌生的，今天就来讲一下用Vivado如何进行信号眼图测试。操作步骤一、项目建立：1.打开Vivado软件，如下图所示：2.点击Create new project, 如下图所示：3.在new project窗口中，点击next，如下图所示：4.输入新建的项目名称及路径，如下图所示：5