基于XDMA的简易FPGA网卡实现(二)

已于 2024-04-13 15:02:08 修改
阅读量700 收藏 3
点赞数 3
分类专栏： FPGA linux驱动开发经验 文章标签： fpga开发 驱动开发
于 2024-04-05 16:42:30 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_37812160/article/details/137403503
版权
本文详细描述了作者在实现百兆FPGA网卡过程中，通过优化XDMA的描述符旁路模式、环形缓冲区管理和自定义中断，解决TCP发送速度低的问题。最终，通过调整TCP窗口大小，将发送速度提升至94Mb，解决了包间隔过大的问题。
摘要由CSDN通过智能技术生成

基于XDMA的简易FPGA网卡实现(二)

上一期笔者实现了百兆网卡，但使用iperf测tcp速度时，tcp发送速度只有33Mb。本期记录此问题解决过程。

开发环境

FPGA开发板XC7K325T
CPURK3399
开发主机Win11 and ubuntu20.04
IDE版本Xilinx Vitis IDE v2021.1.0 (64-bit) Vivado v2021.1 (64-bit)

优化XDMA

  • 首先将xdma改为描述符旁路模式，使用旁路模式时，FPGA可以绕过CPU，使用FPGA侧旁路接口写入描述符，实现数据搬运
    在这里插入图片描述

  • FPGA侧实现环形缓冲区管理，通过判断读写指针，实现数据收发。环形缓冲区可以实现数据缓冲，减少CPU开销同时提高性能

  • 使用xdma的usr_irq自定义中断，完成多个描述符或者超时后发起usr_irq，可以有效减少CPU中断开销

测试

测试发现发送速度依旧不理想，分析wireshark抓包，并无重传，仔细检查发现如下线索：
在这里插入图片描述

396939和396940两个包间隔了42ms，出现概率约1/30，电脑IP为192.168.1.106，意味着电脑间隔了42ms才发出下一个包。换用两台电脑进行iperf测试，未出现此情况，猜测是tcp窗口太大导致。使用iperf -s -w 65536命令指定电脑tcp窗口为64KB，测试结果如下:

在这里插入图片描述

tcp收发速度均在94Mb左右，wireshark抓包，包间隔不超过3ms

关注博主公众号，优质文章不断更新
在这里插入图片描述

最好有梦想～
关注
专栏目录
基于FPGA的TOE网卡设计与实现
02-19
为进一步减轻CPU 的负担，有效增加系统性能，描述一种基于FPGA 的TCP 减负引擎系统的设计与实现。该TOE 网卡将部分 TCP 协议软件处理下移到FPGA 中实现，以硬件的方法实现报文分类和TCP 流还原等流量处理功能。实验数据表明，使用TOE 网卡可以 大幅降低主机的CPU 占用率。
基于XDMA核和AXI4协议实现PCIE数据读写（一）：工程建立
08-18
### 基于XDMA核和AXI4协议实现PCIE数据读写的深入解析 #### 一、引言 在现代高性能计算系统中，PCI Express (PCIe) 技术因其高速度、低延迟和高可靠性成为了关键的互联标准之一。在本文中，我们将详细介绍如何利用...
使用XILINX XDMA +ETH TEMAC做一个FPGA PCIE网卡
weixin_53899594的博客
08-22 355
在EP部分，FPGA中采用的XDMA的IP核，出口采用AXI4-Stream格式，经过位宽转换、FIFO缓存和CDC跨时钟域接到TEMAC IP上，TEMAC外接RelTek的以太网PHY芯片(RTL8211F(D))，接口格式采用RGMII。TEMAC配置成三速模式10/100/1000Mbps。上电A35T FPGA板，烧写EP侧fpga版本，host侧运行网卡驱动，进行ping测试。
基于XDMA的简易FPGA网卡实现（一）
qq_37812160的博客
03-27 1910
XDMA虽然是sgdma，但驱动一次只能发送一个包（可能有多个分片），等完成中断才能唤醒下一次发送，所以发送速度不理想。skb_put修改sk_buff的tail和len，dma_unmap_single sk_buff的物理地址，执行netif_rx提交到协议栈。ip：提供axis数据位宽转换功能，将xdma 128bit axi-stream转为8bit供fifo使用，使用了两个此模块实现双向转换。在网卡驱动的probe函数中进行第一次接收，在接收完成中断或tasklet中配置后续接收。
XDMA IP核设计使用
m0_58878876的博客
09-22 853
Xilinx 提供的DMASubsystem for PCIExpressIP 是一个高性能，可配置的适用于PCIE2.0，PCIE3.0 的SG 模式DMA，提供用户可选择的AXI4 接口或者AXI4-Stream 接口。一般情况下配置成AXI4 接口可以加入到系统总线互联，适用于大数据量异步传输，通常情况都会使用到DDR，AXI4-Stream 接口适用于低延迟数据流传输。
Xilinx FPGA PCIe XDMA 教程
gitblog_00976的博客
08-08 919
Xilinx FPGA PCIe XDMA 教程 项目地址:https://gitcode.com/gh_mirrors/xil/Xilinx-FPGA-PCIe-XDMA-Tutorial 项目介绍 本项目是一个关于如何在 Xilinx FPGA 上使用 PCIe XDMA IP 核的保姆级教程。教程详细介绍了 PCIe XDMA 的基本概念、系统框图、以及如何在不同的 FPGA 开发板上实现 ...
FPGA（基于xilinx）中PCIe介绍以及IP核XDMA的使用
热门推荐
Njustxiaobai的博客
09-14 2万+
Xilinx中PCIe简介以及IP核XDMA的使用,以及基于xdma的最小系统的建立
锐文科技发布基于国产FPGA的智能网卡芯片
Raymax18的博客
07-20 1249
随着数据带宽及数据量的飞速上涨，DPU、IPU以及xPU等国际品牌主导的多种类型智能网卡，逐鹿服务器端网络市场。然而，网卡芯片，做为服务器及PC机与外界的唯一数据传输通道，对于网络信息安全的重要性不言而喻。 近日，锐文科技发布国内首个基于国产化FPGA的智能网卡芯片。该系列产品可分别支持双口10GbE，四口10GbE以及单口40GbE。在提供网卡卸载功能以及线速处理以太网包的基础上，锐文科技加大与国产CPU适配的研发力度，为国产CPU加速。该系列国产化产品在与国产CPU飞腾、鲲鹏、龙芯、海光等以及国产操作
FPGA实现 NIC 10G 网卡，纯verilog代码编写，提供3套工程源码和技术支持
qq_41667729的博客
07-31 4825
FPGA实现NIC 10G UDP协议栈网卡，纯verilog代码编写，提供工程源码和技术支持 本设计是一个10G速率的网卡，Xilinx Virtex-7 xc7vx690t调用Virtex-7 FPGA Gen3 Integrated Block for PCI Express IP核实现FPGA网卡与电脑主机的数据交互，PCIE配有纯verilog编写的DMA控制器实现PCIE数据的搬运工作；调用10G Ethernet PCS/PMA (10GBASE-R/KR) GTH资源实现FPGA网卡与其他网
基于XDMA的PCIE读写DDR.rar
08-25
标题中的“基于XDMA的PCIE读写DDR”是指在FPGA（Field-Programmable Gate Array）设计中，利用PCI Express（PCIe）接口通过XDMA（eXternal Direct Memory Access）技术来实现对DDR（Double Data Rate）内存的高速...
基于XDMA核和AXI4协议实现PCIE数据读写（二）：自编AXI4Slave核
08-18
在本文中，我们将深入探讨如何基于XDMA核和AXI4协议实现PCI Express（PCIe）数据的读写操作，特别是在第二部分中，我们将关注自编AXI4Slave核的设计与实现。AXI4Slave核是接口转换的关键，它使得AXI4协议的数据能够...
xdma driver
04-04
xilinx xdma
Xilinx PCIe采集ADC数据到PC FPGA基于XDMA实现PCIE X8采集ADC数据 可提供工程源码和QT上位机软件
最新发布
10-09
Xilinx PCIe采集ADC数据到PC FPGA基于XDMA实现PCIE X8采集ADC数据 可提供工程源码和QT上位机软件及程序，程序带DDR3缓存，非常具有实用价值
基于XDMA的PCIE VIVADO工程
07-25
标题中的“基于XDMA的PCIE VIVADO工程”指的是使用赛灵思（Xilinx）的Vivado设计套件创建的一个项目，该项目重点在于实现PCI Express（PCIe）接口，利用XDMA（Xilinx Direct Memory Access）技术进行高速数据传输。...
使用Xilinx官方XDMA方案的FPGA中断模式PCIE测速例程：基于Xilinx系列FPGA的PCIE通信平台与QT上位机数据交互，基于Xilinx系列FPGA的PCIE通信平台中，使用XDMA的
nYUhhrysDVU的博客
06-08 1814
当上位机的驱动程序响应中断时，在中断处理过程中，可以通过写入xdma_inter.v的寄存器来清除已经处理的中断。该 模块 在 user_irq_req_i 输入的中断位，寄存中断位号，并且输出给 XDMA IP ，当上位机的驱动响应中断的时候，在中断里面写 xdma_inter.v 的寄存器，清除已经处理的中断。本设计使用Xilinx官方的XDMA方案搭建基于Xilinx系列FPGA的PCIE通信平台，使用XDMA的中断模式与QT上位机通讯，即QT上位机通过软件中断的方式实现与FPGA的数据交互；
基于FPGA的千兆网卡实现（一）——回环测试
wjh776a68的博客
05-18 1450
本系列介绍如何利用FPGA实现一个基本的千兆网卡。本文介绍除以太网子系统(Ethernet Subsystem）外其他部分功能设计。FPGA使用Xilinx Ultrascale+ VCU128开发板，操作系统使用RHEL8.8（RedHat）。
基于FPGA的万兆网卡实现（二）——功能测试
wjh776a68的博客
07-15 1812
本文在前文代码的基础上进行拓展，通过引入40G以太网子系统，简单实现40G万兆网卡。FPGA使用Xilinx Ultrascale+ VCU128开发板，操作系统使用Ubuntu20.04，使用到的驱动代码与RHEL8.8（RedHat）兼容。
FPGA基于XDMA实现PCIE X4通信方案 提供工程源码和QT上位机程序和技术支持
qq_41667729的博客
04-13 5391
FPGA基于XDMA实现PCIE X4通信方案 提供工程源码和QT上位机程序和技术支持 本设计使用Xilinx官方的XDMA方案搭建基于Xilinx系列FPGA的PCIE通信平台，该方案只适用于Xilinx系列FPGA，一并提供了XDMA的安装驱动和QT上位机源代码，省去了使用XDMA繁琐的驱动寻找和上位机软件开发的不知所措，并以搭建好vivado工程，省去了不知道如何使用XDMA的尴尬，使得PCIE的使用变得简单易上手，而不用关心其复杂的PCIE协议；由于我的开发板只支持PCIE X4，所以提供的代码是P
FPGA智能网卡功能剖析
视频拼接器
03-26 1708
智能网卡功能主要包括商卡功能和硬件转发面卸载功能； 商卡功能 MAC功能，收发报文功能； PCIE功能，配置命令,消息下发和收发报文； DDR, 储存流表; 网卡RSS，上行通道根据报文五元组HASH来选择队列，分发报文； 网卡Flow Direct，上行通道根据报文五元组来选择队列，分发报文； 硬件卸载功能; 转发功能 匹配流表 -> Action,处理overlay和underlay报文头的处理，增删改; 统计针对flow，
FPGA实现PCIE-XDMA传输与源码详解
总结而言，本文档为读者提供了一个完整的关于如何基于FPGA实现PCIE-XDMA技术的指南，覆盖了从基础概念到具体实现的全过程，包含了必要的工程源码和参考资料，对从事相关工作的工程师和技术人员具有很高的参考价值。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

最好有梦想～

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值