从Matlab到FPGA（2021.9.13加更）

1、IP核的生成

第一步：

 第二步：直接OK

 这样就生成了我们算法的IP核，当你跟着流程走一遍就知道为什么赛灵思的IP核是面向算法工程师而调用算法和完成其他操作交给硬件工程师这句话了。

2、Vivado中调用IP核的方法

第一步：在Vivado中新建项目（参考前一篇文章中我上传的文件）

第二步：

第三步：

第四步：

第五步：看到用户仓库出现啦。

 

 第六步：下面就是硬件工程师的部分了，将IP核加入后，用Verilog（这是不可避免的）例化IP然后进行开发

 经过20天左右的时间，本教程详细记录了从Matlab到Vivado IP算法核的各种坑以及解决办法，如果有疑问或者错误请联系作者872336019@qq.com。接下来的部分就是上FPGA开发板子了，由于本人出差的原因手头没有器件，因此接下来到月底应该是不会更新了，大家还是多多消化所学知识。