![](https://img-blog.csdnimg.cn/20201014180756918.png?x-oss-process=image/resize,m_fixed,h_224,w_224)
时序分析
。
FA@TE
这个作者很懒,什么都没留下…
展开
-
静态时序分析之建立时间和保持时间
转载一篇文章: 深入理解STA.关于建立时间setup和保持时间hold,总结起来就是一个公式:Tperiod>Tcko+Tlogic+Tnet+Tsetup-Tclk_skew>Tsetup+Thold.意思就是,数据传输延时要小于时钟周期,大于FF采样窗口,才能保证数据在触发器之间正确传输!其中,Tperiod 时钟周期;Tcko 触发器D、Q端传输之间;Tlogic 组合逻辑时间;Tnet 走线延时;Tsetup 建立时间;Thold 保持时间;Tclk_skew 时钟偏移原创 2020-06-12 09:49:03 · 3187 阅读 · 0 评论 -
静态时序分析(STA)
收藏一篇文章!侵删!原文地址:https://www.cnblogs.com/wobeiwangle/p/5874801.html静态时序分析(static timing analysis,STA)会检测所有可能的路径来查找设计中是否存在时序违规(timing violation)。但STA只会去分析合适的时序,而不去管逻辑操作的正确性。其实每一个设计的目的都相同,使用Design Compiler和IC Compile来得到最快的速度,最小的面积和最少的耗能。根据设计者提供的约束,这些工具会在面积,转载 2020-05-22 17:18:28 · 2961 阅读 · 1 评论