IC设计验证知识之时序路径

1.时序路径

时序分析工具可以查找并分析设计中的所有时序路径（timing paths）。 每条时序路径有一个起点（startpoint）和一个终点（endpoint）。
起点是设计中数据由时钟边沿触发的位置。 数据通过时序路径中的组合逻辑传播，然后被另一个时钟边沿在终点捕获。

时序路径的起点是时序元件的时钟引脚或设计的输入端口。
时钟边沿在起始点触发数据。 输入端口也能被视作起点，是因为输入端口是由外部源触发的。
时钟边沿在终点捕获数据。输出端口也能被视作终点，是因为输出端口是在外部捕获的。

每条路径从时序路径起点开始，经过一些组合逻辑，然后在终点被捕获：

•Path 1：从输入端口开始，到达时序元件的数据输入。
•Path 2：从时序元件的时钟引脚开始，到时序元件的数据输入。
•Path 3：从时序元件的时钟引脚开始，到输出端口结束。
•Path 4：从输入端口开始，到输出端口结束。

参考

1. 数字IC基本概念之时序路径