2019NIvidia ASIC PD笔试题概念解析

最新推荐文章于 2022-08-29 03:30:17 发布

seu他山之石

最新推荐文章于 2022-08-29 03:30:17 发布

阅读量1k

点赞数

分类专栏：数字IC

本文链接：https://blog.csdn.net/qq_38328278/article/details/116272492

版权

本文解析2019年NVIDIA ASIC物理设计笔试中的核心概念，包括组合逻辑、格雷码、亚稳态、LookupLatch、建立时间、静态功耗、逻辑综合、timing borrowing、power gating及工艺参数等，深入探讨集成电路设计的关键知识点。

摘要由CSDN通过智能技术生成

2019NIvidia ASIC PD笔试题概念解析

~
~

组合逻辑： 输出是输入的函数，与时钟无关。
格雷码： 两个相邻值仅有1个数值不同。
亚稳态： 0和1中间值的状态
Lookup Latch： 如下图lookup latch相当于使信号向后延时了半个周期，前半个周期透明，后半个周期锁存。避免插入大量buffer。常用于修复scan chain的hold violation，因为scan clock比较慢，不会出现setup violation的问题。
建立时间： 在有效沿到达前，信号需要提前到达的时间，不满足会出现亚稳态。
静态功耗： 泄漏电流引起的功耗。主要包括亚阈值漏电流，栅极漏电流，栅极感应漏电流，反向偏置结漏电流。
逻辑综合： 将RTL网表转化成gate netlist过程。
timing borrowing： 如上面Lookup Latch对应的一个概念，lookup latch为了修前级的hold time，向后级的setup time borrow半个时钟周期，适应于慢时钟电路，或者后级setup slack比较充裕的情况下。useful skew也是一个典型的timing borrowing例子。
power gating： 不活动时关闭power。
工艺参数：