2019NIvidia ASIC PD笔试题概念解析

本文解析2019年NVIDIA ASIC物理设计笔试中的核心概念,包括组合逻辑、格雷码、亚稳态、LookupLatch、建立时间、静态功耗、逻辑综合、timing borrowing、power gating及工艺参数等,深入探讨集成电路设计的关键知识点。
摘要由CSDN通过智能技术生成

2019NIvidia ASIC PD笔试题概念解析

~
~

组合逻辑: 输出是输入的函数,与时钟无关。
格雷码: 两个相邻值仅有1个数值不同。
亚稳态: 0和1中间值的状态
Lookup Latch: 如下图lookup latch相当于使信号向后延时了半个周期,前半个周期透明,后半个周期锁存。避免插入大量buffer。常用于修复scan chain的hold violation,因为scan clock比较慢,不会出现setup violation的问题。
建立时间: 在有效沿到达前,信号需要提前到达的时间,不满足会出现亚稳态。
静态功耗: 泄漏电流引起的功耗。主要包括亚阈值漏电流,栅极漏电流,栅极感应漏电流,反向偏置结漏电流。
逻辑综合: 将RTL网表转化成gate netlist过程。
timing borrowing: 如上面Lookup Latch对应的一个概念,lookup latch为了修前级的hold time,向后级的setup time borrow半个时钟周期,适应于慢时钟电路,或者后级setup slack比较充裕的情况下。useful skew也是一个典型的timing borrowing例子。
power gating: 不活动时关闭power。
工艺参数:

  • 0
    点赞
  • 16
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

seu他山之石

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值