关于状态机（一、二、三段式）描写的原理、模板及小梅哥课字符串Hello检测状态机的总结及拓展

最新推荐文章于 2023-11-13 19:04:22 发布
最新推荐文章于 2023-11-13 19:04:22 发布
阅读量2.1k 收藏 35
点赞数 1
分类专栏： FPGA 数字IC秋招 文章标签： fpga 有限状态机
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_38374491/article/details/107379235
版权

1、原理

状态机全称是有限状态机（Finite State Machine，FSM），是表示有限个状态以及在这些状态之间的转移和动作等行为的数学模型。这里将学习状态机的相关概念并使用状态机实现特定字符串的检测。理解一段式、二段式以及三段式状态机的区别以及优缺点。

Mealy状态机（与输入和当前状态有关）
Moore状态机（只与当前状态有关）

内容：输入、输出、状态、状态转移条件
状态机的描述方式：一段式、二段式以及三段式
（1）一段式，整个状态机写到一个always模块里面。在该模块中既描述状态和状态转移，又描述状态的输入和输出。写法简单，但不容易维护。适合简单的状态机使用，不过不推荐这种方法。

(2)二段式，用两个always模块来描述状态机。其中一个always模块采用同步时序描述状态转移，另一个模块采用组合逻辑判断状态转移条件，描述状态转移规律及其输入输出。优点：写法便于阅读、理解和维护，而且有利于综合器优化代码，利于用户添加合适的时序约束条件，利于布局布线实现设计。但是在两段式描述中，当前状态的输出用组合逻辑实现，可能存在竞争和冒险，产生毛刺。要求对状态机的输出用寄存器打一拍，但是在很多情况下不允许插入寄存器节拍，此时使用三段式。
(3)三段式，在两个always模块描述方法基础上，使用三个always模块。一个always模块采用同步时序描述状态转移，一个always采用组合逻辑判断状态转移条件，描述状态转移规律，另一个always模块描述状态输出（可用组合电路输出，也可以时序电路输出），时序逻辑的输出解决了两段式组合逻辑的毛刺问题，但是从资源消耗的角度看，三段式的资源消耗要多一些。
总结：两段式有限状态机与一段式状态机的区别在于将时序部分（状态转移）和组合部分（判断状态转移条件和产生输出）分开，写成了两个always语句。将组合部分中的判断状态转移条件和产生输出再分开写，即为三段式有限状态机。二段式在组合逻辑特别复杂时，注意需要在后面加一个触发器以及消除组合逻辑对输出产生的毛刺的影响。三段式则没有这个问题，这是因为由第三个always会生成触发器。而现在的器件根本不在乎这一点资源的消耗，推荐使用二段式或者三段式以及输出寄存的状态机输出来描述有限状态机。
编写状态机的注意事项:1、为了避免不必要的锁存器的生成，需要穷举所有状态对应的输出动作，或者使用default来定义未定义状态动作；在定义状态时，推荐使用本地化参数定义localparam这样可以在编写状态更清晰且不容易出错，也方便修改；在复位或者跑飞回到初始态或者预定态；要有异步或者同步复位来确保状态机上电有个初始值（复位的一个作用）。

2、模板

（1）三段式的模板：
在这里插入图片描述图片来源
这个模板特别需要注意的是，第二个always块中触发条件哪里写的current_state,当然也可以写（*），下面的case都是赋值给next_current

（2）附上《深入浅出玩转FPGA》中的三段式、二段式、一段式的例子：
在这里插入图片描述一段式状态机verilog代码如下：

//一段式状态机代码如下：
reg[3:0]cstate;//为啥是3:0而不是2:0，不是只有五个状态吗
always@(posedge clk or negedge rst_n)
	begin
		if(!rst_n)
			begin
				cstate<=IDLE;
				cmd<=3'b111;
			end
		else
			case(cstate)
			IDLE:if(wr_req)
					begin
						cstate<=WR_S1;
						cmd<=3'b011;
					end
				else if(rd_req)
					begin
						cstate<=RD_S1;
						cmd<=3'b011;
					end
				else
					begin
						cstate<=IDLE;
						cmd<=3'b111;
					end
			WR_S1:begin
						cstate<=WR_S2;
						cmd<=3'b101;
					end
			WR_S2:begin
						cstate<=IDLE;
						cmd<=3'b111;
				end
				
				
			RD_S1:if(wr_req)
					begin
						cstate<=WR_S1;
						cmd<=3'b101;
					end
				else
					begin
						cstate<=RD_S2;
						cmd<=3'b110;
					end
			RD_S2:if(wr_req)
					begin
						cstate<=WR_S1;
						cmd<=3'b011;
					end
				else begin
					cstate<=IDLE;
					cmd<=3'b111;
					end
			default:cstate<=IDLE;
			endcase
	end
在这里插入代码片

二段式状态机verilog模板

//两段式状态机代码
reg[3:0]  cstate;
reg[3:0]  nstate;
always@(posedge clk or negedge rst_n)//描述状态跳转
	if(!rst_n)cstate<=IDLE;
	else cstate<=nstate;
	
always@(cstate or wr_req or rd_req)//状态判断及输出
	begin
		case(cstate)
		IDLE:if(wr_req)
				begin
					nstate=WR_S1;
					cmd=3'b011;
				end
			else if(rd_req)
				begin
					nstate=RD_S1;
					cmd=3'b011;
				end
			else 
				begin
					nstate=IDLE;
					cmd=3'b111;
				end
		WR_S1:begin nstate=WR_S2;cmd=3'b101;end
		WR_S2:begin nstate=IDLE;cmd=3'b111;end
		RD_S1:if(wr_req)
				begin nstate=WR_S1;cmd=3'b101;end
			else begin nstate=RD_S2;cmd=3'b110;end
		RD_S2:if(wr_req)begin nstate=RD_S2;cmd=3'b011;end
				else begin nstate=IDLE;cmd=3'b111;end
		default:nstate=IDLE;
		endcase
	end
	
在这里插入代码片

三段式状态机verilog代码

//三段式状态机代码
reg [3:0]cstate;
reg [3:0]nstate;
always@(posedge clk or negedge rst_n)//时序，描述状态跳转
	if(!rst_n)cstate<=IDLE;
	else cstate<=nstate；
always@(cstate or wr_req or rd_req)//组合逻辑，判断状态
	begin
		case(cstate)
			IDLE:if(wr_req)nstate=WR_S1;
					else if(rd_req)nstate=RD_S1;
					else nstate=IDLE;
			WR_S1:nstate=WR_S2;
			WR_S2:nstate=IDLE;
			RD_S1:if(wr_req)nstate=WR_S1;else nstate=RD_S2;
			RD_S2:if(wr_req)nstate=WR_S1;else nstate=IDLE;
			default:nstate=IDLE;
		endcase
	end
	
always@(posedge clk or negedge rst_n)
	begin
		if(!rst_n)cmd<=3'b111;
			else case(nstate)
			IDLE:if(wr_req)cmd<=3'b011;
				else if(rd_req)cmd<=3'b011;
					else cmd<=3'b111;
			WR_S1:cmd<=3'b101;
			WR_S2:cmd<=3'b111;
			RD_S1:if(wr_req)cmd<=3'b101;else cmd<=3'b110;
			RD_S2:if(wr_req)cmd<=3'b011;else cmd<=3'b111;
			default:;
			endcase
	end
	
在这里插入代码片

书上对三段式的总结

3、例子：Hello序列状态的检测

这个例子来源于小梅哥，我在一段式的基础上，改写了二段式和三段式。功能：检测到Hello后，使LED翻转。属于Moore状态机。
在这里插入图片描述1）:等待“H”的到来。如果检测到"H"，进入状态2.检测"e".否则一直等待"H”

2）:检测当前字符是否是“e”，如果是“e"，跳转到状态3，检测“l”，否则，回到状态1,重新等待“H”
3）:检测当前字符是否是“l”，如果是“l”，跳转到状态4，检测“l”，否则，回到状态1.重新等待“H”

4）:检测当前字符是否是“l”，如果是“l”，跳转到状态5检测“o"。 否则，回到状态1.重新等待“H”
5）:检测当前字符是否为“o”。如果是"o”。驱动led控制引脚发生状态翻转。同时回到状态1.等待下一个“H”的到来，否则。直接回到状态1。 重新等待“H”。

（1）一段式状态机：

`timescale 1ns/1ns
module Hello(clk,Rst_n,data,led);
input clk;//50M
input Rst_n;
input [7:0]data;
output reg led;
localparam 
	CHECK_H=5'b0_0001,
	CHECK_e=5'b0_0010,
	CHECK_la=5'b0_0100,
	CHECK_lb=5'b0_1000,
	CHECK_o=5'b1_0000;//独热码编码，降低译码逻辑
reg[4:0] state;
//采用一段式进行编写，便于入门学习	
always @(posedge clk or negedge Rst_n)
if(!Rst_n)
	begin state<=CHECK_H;//
			led<=1'b1;//熄灭，低电平有效
	end
else begin
	case(state)
		CHECK_H:if(data=="H")state<=CHECK_e;else state<=CHECK_H;
		CHECK_e:if(data=="e")state<=CHECK_la;else state<=CHECK_H;
		CHECK_la:if(data=="l")state<=CHECK_lb;else state<=CHECK_H;
		CHECK_lb:if(data=="l")state<=CHECK_o;else state<=CHECK_H;
		//CHECK_o:if(data=="o")begin led<=~led;state<=CHECK_H;end else state<=CHECK_H;
	    CHECK_o:begin state<= CHECK_H;if(data=="o")led<=~led;else led<=led;end
		default: state<=CHECK_H;
	endcase
end
endmodule

//testbench
module Hello_tst();
reg clk;
reg Rst_n;
reg [7:0]ASCII;
wire led;
Hello uut(.clk(clk),
.Rst_n(Rst_n),
.data(ASCII),
.led(led));
initial
	begin
	ASCII=0;
	clk=1;
	Rst_n=0;
	#400 Rst_n=1;
	#401;
	forever begin

	#20 ASCII="H";
	#20 ASCII="i";
	#20 ASCII="H";
	#20 ASCII="e";
	#20 ASCII="l";
	#20 ASCII="l";
	#20 ASCII="o";
	#20 ASCII="h";
	//ASCII="niHelloh"
	end
	end
	always#10 clk=~clk;
	
endmodule

在这里插入代码片

仿真结果
在这里插入图片描述刚开始led一直不翻转，我真是醉了，第一个错误是clock初始值写成了0；应该是1，这样20的时候才是上升沿；第二仿真文件中，将“o”写成了数字“0”（哭死，找了一下午呀）

led在“o”出现之后的时钟上升沿才出现翻转，不符合要求，如下图所示：
在这里插入图片描述将testbench中的#401注释掉后，就好了，也就是要刚好在时钟上升沿。如下图所示

在这里插入图片描述调试过程的心得：如果有仿真出来，但是不是预期的结果，那么说明那里的逻辑写错了，这个时候不仅需要去查看对应的RTL代码（ctr +F相关输出并高亮便于查找错误），也要看看仿真文件写错了没，包括初始值那里对不对，赋值对不对（比如“o”是否写错数字0），例化是否出错，时序（时间）是否正确等。

之前很好奇，为啥看书说要有建立时间和保持时间，而我们写代码的时候却偏偏刚好在时钟上升沿给数据。问了同学，好像是因为我们使用的Vivado或者其他工具，已经处理了，使我们设计的逻辑和底层寄存器需求做了一个衔接，我们做逻辑设计的时候不用管。

（2）二段式

现在来改成成二段式：

`timescale 1ns/1ns
module Hello(clk,Rst_n,data,led);
input clk;//50M
input Rst_n;
input [7:0]data;
output reg led;
reg [4:0]state,n_state;//state代表当前状态，n_state代表下一个状态
localparam 
	CHECK_H=5'b0_0001,
	CHECK_e=5'b0_0010,
	CHECK_la=5'b0_0100,
	CHECK_lb=5'b0_1000,
	CHECK_o=5'b1_0000;//独热码编码，降低译码逻辑
//reg[4:0] state;

always@(posedge clk or negedge Rst_n)//第一个always块描述状态的跳转
if(!Rst_n)
state<=CHECK_H;
else
state<=n_state;

always @(*)//第二个always块，判断状态跳转
if(!Rst_n)
	begin state=CHECK_H;//
			led<=1'b1;//熄灭，低电平有效
	end
else begin
	case(state)//不知道为啥这里把<=换成=就跑不出正确结果？？？
		CHECK_H:if(data=="H")n_state<=CHECK_e;else n_state<=CHECK_H;
		CHECK_e:if(data=="e")n_state<=CHECK_la;else n_state<=CHECK_H;
		CHECK_la:if(data=="l")n_state<=CHECK_lb;else n_state<=CHECK_H;
		CHECK_lb:if(data=="l")n_state<=CHECK_o;else n_state<=CHECK_H;
		//CHECK_o:if(data=="o")n_state<=CHECK_H;
		CHECK_o:begin state<=CHECK_H;if(data=="o") led<=~led; else  led<=led;end
		default: n_state<=CHECK_H;
	endcase
end

//always@(posedge clk or negedge Rst_n)//输出
//if(!Rst_n)
//led<=1'b1;//熄灭，低电平有效
//else begin
//		case(n_state)
//		CHECK_H:led<=led;
//		CHECK_e:led<=led;
//		CHECK_la:led<=led;
//		CHECK_lb:led<=led;
//		CHECK_o:if(data=="o") led<=~led; else  led<=led;
//		default: led<=led;
//	endcase
//end
Endmodule
//
Testbench 同下面的三段式；

在这里插入代码片

仿真结果
在这里插入图片描述（3）三段式

`timescale 1ns/1ns
module Hello(clk,Rst_n,data,led);
input clk;//50M
input Rst_n;
input [7:0]data;
output reg led;
reg [4:0]state,n_state;//state代表当前状态，n_state代表下一个状态
localparam 
	CHECK_H=5'b0_0001,
	CHECK_e=5'b0_0010,
	CHECK_la=5'b0_0100,
	CHECK_lb=5'b0_1000,
	CHECK_o=5'b1_0000;//独热码编码，降低译码逻辑
//reg[4:0] state;

always@(posedge clk or negedge Rst_n)//第一个always块描述状态的跳转
if(!Rst_n)
state<=CHECK_H;
else
state<=n_state;

always @(*)//第二个always块，判断状态跳转
if(!Rst_n)
	begin state=CHECK_H;//
			//led<=1'b1;//熄灭，低电平有效
	end
else begin
	case(state)//不知道为啥这里把<=换成=就跑不出正确结果？？？
		CHECK_H:if(data=="H")n_state<=CHECK_e;else n_state<=CHECK_H;
		CHECK_e:if(data=="e")n_state<=CHECK_la;else n_state<=CHECK_H;
		CHECK_la:if(data=="l")n_state<=CHECK_lb;else n_state<=CHECK_H;
		CHECK_lb:if(data=="l")n_state<=CHECK_o;else n_state<=CHECK_H;
		CHECK_o:if(data=="o")n_state<=CHECK_H;
		//CHECK_o:state<=CHECK_H;if(data=="o") led<=~led; else  led<=led;
		default: n_state<=CHECK_H;
	endcase
end

always@(posedge clk or negedge Rst_n)//输出
if(!Rst_n)
led<=1'b1;//熄灭，低电平有效
else begin
		case(n_state)
		CHECK_H:led<=led;
		CHECK_e:led<=led;
		CHECK_la:led<=led;
		CHECK_lb:led<=led;
		CHECK_o:if(data=="o") led<=~led; else  led<=led;
		default: led<=led;
	endcase
end
endmodule


//三段式的testbench

module Hello_tst();
reg clk;
reg Rst_n;
reg [7:0]ASCII;
wire led;
Hello uut(.clk(clk),
.Rst_n(Rst_n),
.data(ASCII),
.led(led));
initial
	begin
	ASCII=0;
	clk=1;
	Rst_n=0;
	#400 Rst_n=1;
	//#395;
	forever begin

	#20 ASCII="H";
	#20 ASCII="i";
	#20 ASCII="H";
	#20 ASCII="e";
	#20 ASCII="l";
	#20 ASCII="l";
	#20 ASCII="o";
	#20 ASCII="h";
	//ASCII="niHelloh"
	end
	end
	always#10 clk=~clk;
	
endmodule
在这里插入代码片

在这里插入图片描述

IC媛
关注
  • 1
    点赞
  • 踩
  • 35
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 1
    评论
专栏目录
三段式状态机的写法总结
hukangqiang的博客
10-19 1万+
此前在写状态机时总是在构思好转移图后直接一气呵成，写成了if else 的形式，很乱也不好维护，在此次用到了三段式状态机的方式，感觉就是简洁明快，而且好调试。 以下是三段式状态机的格式，不会有很大出入： 三段式状态机顾名思义，分为三部分，一阻塞赋值，二非阻塞赋值 reg [ n-1:0]current_state;// n的值根据自己的需要确定 reg [ n-1:0]next_stat
java 面试题 总结
09-16
栈是一种线形集合，其添加和删除元素的操作应在同一段完成。栈按照后进先出的方式进行处理。 堆是栈的一个组成元素 19、forward 和redirect的区别 forward是服务器请求资源，服务器直接访问目标地址的URL，把那个URL...
三段式状态机设计
木牛的博客
11-30 3447
状态机设计需满足的几个要求： 1. 三段式要求 有限状态机采用三段式风格，即三个always块描述状态机. 第一个组合逻辑always块用来描述下一状态的转移（next state logic） 第二个时序逻辑always块用来描述当前状态.（current state） 寄存器的复位和变化. 第三个always块用来描述输出.（output logic） 组合or时序 均可. 优点：书写清晰，组合与时序分离设计，易于综合.
FPGA状态机（一段式、二段式、三段式）、摩尔型（Moore）和米勒型（Mealy）（转载）
zhangkui469226425的博客
05-08 1862
文章写的特别好所以转载保存。
2021-08-21Verilog三段式状态机的写法，标准示例和仿真。
yzhfditou888的博客
08-30 5080
Verilog三段式状态机的写法，标准示例和仿真。 第一段：同步状态转移。第一个always块格式化描述次态寄存器迁移到现态寄存器。 第二段：当前状态判断接下来的状态。组合逻辑always模块，描述状态转移条件判断用current_state 第三段：次态描述输出。同步时序always模块，描述次态寄存器输出 注意： 三段式并不是一定要写为3个always块，如果状态机更复杂，就不止3段了。 三段always模块中，第一个和第三个always模块是同步时序always模块，用非阻塞赋值(“ <= ”
三段式状态机
数字IC攻城狮
10-16 5252
状态机的写法可以分为以下几种： 一段式：最主要的特征是只有一个always块。在这个always块内既描述状态转移，又含有组合逻辑输入/输出，当前状态用寄存器输出；在这种状态机的写法中，组合逻辑电路和时序逻辑电路都在一起，没有分开；因此这种写法增加了代码的复杂度且不利于代码的维护和修改，同时也不利于后期约束； 两段式：最主要的特征是有两个always块，将组合逻辑和时序逻辑分开。其中一个always块采用同步时序描述状态转移，而另一个always块采用组合逻辑来判断状态转...
java源码包---java 源码 大量 实例
04-18
　设定字符串为“张三，你好，我是李四” 　产生张三的密钥对(keyPairZhang) 　张三生成公钥(publicKeyZhang)并发送给李四,这里发送的是公钥的数组字节 　通过网络或磁盘等方式,把公钥编码传送给李四，李四接收到...
JAVA上百实例源码以及开源项目
01-03
　设定字符串为“张三，你好，我是李四” 　产生张三的密钥对(keyPairZhang) 　张三生成公钥(publicKeyZhang)并发送给李四,这里发送的是公钥的数组字节 　通过网络或磁盘等方式,把公钥编码传送给李四，李四接收到...
你必须知道的495个C语言问题
05-08
我在设计一个状态机，用函数表示每种状态，每个函数都会返回一个指向下一个状态的函数的指针。可我找不到任何方法来声明这样的函数——感觉我需要一个返回指针的函数，返回的指针指向的又是返回指针的函数……，如此...
java源码包2
04-20
　设定字符串为“张三，你好，我是李四” 　产生张三的密钥对(keyPairZhang) 　张三生成公钥(publicKeyZhang)并发送给李四,这里发送的是公钥的数组字节 　通过网络或磁盘等方式,把公钥编码传送给李四，李四接收到...
Verilog基础：三段式状态机与输出寄存
最新发布
前进，才知道自己的渺小
11-13 2474
这两类有限状态机的下一状态和输出都是组合逻辑的形式的（指输出不直接来自寄存器的输出），两类状态机的结构如图1、图2所示。图4和图5分别给出了寄存输出的Mealy型状态机和Moore型状态机的结构。上面两图不难理解，但是一个新的问题出现了，即输出会延后一个周期得到，如果既需要当前周期给出输出，又需要对输出寄存，就不能使用当前状态和输入确定输出，而是应该使用下一状态组合逻辑和输入确定输出。对于Mealy状态机，因为需要状态转移和相应状态的输出同时出现，输出寄存器需要保存由下一状态组合逻辑和的输入推导的输出。
FPGA新手如何理解FSM（有限状态机）的一段式、二段式、三段式
DP1042的博客
06-15 1520
 　学习FPGA有两三年了，今天突然高手问起FPGA状态机的几个段式有何区别，发现自己并不能直接回答上来，或者说根本不知道状态机还有分几段式这样的东西（承认本人其实比较菜）。然后自己专门查了一下，最后终于理解了，这里分享一个他人的解释，个人觉得非常适合新手理解。  　总结来说，一段式就是把状态，输入，输出都放在一个always里面；二段式就是一个always语句来实现时序逻辑，另外一个always语句来实现组合逻辑，需要定义现态和次态两个状态（current_state, next_state）；三段式就
有限状态机(FSM)设计原理
OpenFPGA的博客
07-26 2万+
1.1 概述　　有限状态机是由寄存器组和组合逻辑构成的硬件时序电路。有限状态机的状态(即由寄存器组的1和0的组合状态所构成的有限个状态)只可能在同一时钟跳变沿的情况下才能从一个状态转向另一个状态。 　　有限状态机的下一个状态不但取决于各个输入值，还取决于当前所在状态。这里指的是米里Mealy型有限状态机，而莫尔Moore型有限状态机的下一个状态只决于当前状态。 　 图 1　　Mealy型
fpga时序逻辑（三段式状态机模板、rom实现、边沿检测）
小博的博客
12-03 1715
时序逻辑练习（三段状态机、rom实现、边沿检测）
彻底搞懂状态机（一段式、两段式、三段式）
我的blog屋
09-03 7290
转自：https://blog.csdn.net/wordwarwordwar/article/details/78509445 实例：FSM实现10010串的检测 状态转移图：初始状态S0，a = 0,z = 0.如果检测到1，跳转到S1。 下一状态S1，a = 1,z = 0.如果检测到0，跳转到S2。 下一状态S2，a = 0,z = 0.如果检测到0，跳转到S3。 下一状态S3，a = 0,z
Verilog代码规范（四）-- 状态机简述
zhoujianjayj的博客
05-10 1660
一段式状态机（不推荐） 查看例子：npu的tlite_teq_pp.v 二段式状态机（不反对） 第一段：时序逻辑采用同步时序的方式描述状态转移； always @(posedge clk or negedge rst_n) begin if(!rst_n) state <= IDLE; else state <= next_state; end 第二段：组合逻辑的方式判断状态转移条件，描述状态转换规律；并在该状态下输出信号； always @(..
状态机详解（一段式、二段式、三段式）
热门推荐
Jackiezhang1993的博客
12-26 4万+
一、有限状态机FSM（Finite State Machine） 组成元素： 输入、状态、状态转移条件、输出。 可以分为两类： Mealy状态机：时序逻辑的输出不仅取决于当前状态，还与输入有关； Moore状态机：时序逻辑的输出只与当前状态有关。 描述方式： ① 状态转移图：设计分析时使用，工具自动翻译的代码效率不...
【产品】产品之术：一目了然的状态机图
小小技术，大大构想
09-21 3104
什么状态机图，它的使用场景是什么？文章为你解读。 一、什么是状态机？ 做产品的时候，我们总能遇到一些比较复杂的逻辑问题。 比如状态的转换，字段状态的确认，权限的控制，状态的对应。 而普通的流程图，或时序图，更侧重于流程和动作的描述，对于对象和状态的解读缺乏直观。 这里我们推荐一种方式，就是画一个简单的状态机图： 那么什么是状态机呢？状态机我们将的一般是指有限状态机： 有限状态机，（英语：Fi...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

IC媛

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值