为什么说CMOS结构带负载能力强

带负载能力和输入电阻Ri，输出电阻Ro有关。

在数字电路中，一般MOS管都是在驱动后级MOS结构，基于此前提下。

对于输入电阻，MOS管Gate端绝缘，电流接近0，Ri = Ui / ig = 无穷大。

对于输出电阻，MOS管导通电阻低，而且Vgs越大导通电阻越小。

输入电阻越大越好，Ri越大从前级能够取得的Ui越大，电压损耗低，所以带负载能力强。

输出电阻越小越好，Ro越小，对电源的分压越小，输出点电压的损耗越低，带负载能力越强。

但是由于MOS驱动的后级使容性负载，当驱动数多时需要考虑电容的充放电电流。

输出为高电平时，驱动门的输出电流会向负载门的输入电容进行充电。

输出为低电平时，充电的电容会通过驱动的输出电阻进行放电。

当负载门数增加，会使负载总电容增加，充放电时间变长，导致传输延时时间变长，影响电路的开关速度，再考虑到频率因素。在相同结构下，当频率增加时，应该介绍驱动的扇出数，才能使用电路正常工作。

由于负载电容增加，导致了充放电时的电流增大，会在驱动上消耗更多功耗，放输低电平时，输出值可能会高于Vol(max)，输出高电平时，低于Voh(min)，导致电路无法正常工作。

（这种问题在后端综合时能够发现吗？）