基于RTL8211E的千兆以太网收发verilog程序（已经硬件验证，初学=语法注释较多）

软件平台quartus 13.1
硬件芯片 Atera,Cyclone IV EP4CE30F23C8
千兆PHY芯片：RTL8211E
通讯协议：udp/ip协议
程序自己按照相关资料，一行一行的写出来的，主要使用了状态机，fifo,RAM和ROM，ROM用于存储以太网的mac，ip等信息，具体的测试方法和注意事项在每一个模块的头部有说明，程序完全按照时序逻辑和组合逻辑分开的思路，最终通过网络监控助手验证通过，fpga接收到的数据会刷新到硬件的数码管部分局部显示。
也进行了时序约束，仅仅有一个警告（为电压问题，不存在时序、语法等任何警告）
欢迎大家一起讨论交流，话不多说，直接附上部分源码，有需要的点击链接下载：







源码下载链接：https://download.csdn.net/download/qq_39521541/13095330
转载请注明出处