The UVM Primer -- Chpater 19 UVM Reporting

最新推荐文章于 2024-05-20 14:24:38 发布
最新推荐文章于 2024-05-20 14:24:38 发布
阅读量526 收藏 2
点赞数
分类专栏： UVM
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_39556143/article/details/88702720
版权
本文详细介绍了UVM报告系统，包括uvm_report宏的使用，如uvm_info、uvm_warning、uvm_error和uvm_fatal。阐述了如何设置全局和局部的verbosity级别来控制信息打印，以及如何禁用警告、错误和致命消息。通过实例展示了如何在测试平台中应用这些机制，以帮助在验证过程中更好地定位问题。
摘要由CSDN通过智能技术生成

Chpater 19 UVM Reporting

19.1 UVM Report Macro

测试平台在运行过程中，会产生大量数据和信息。这些信息需要筛选之后，才能呈献给我们，否则我们无法处理海量的信息。UVM提供Report来解决这个问题，通过uvm_report的宏，将需要打印的信息分级，并且我们可以在end_of_elaboration_phase()中控制输出。

  • UVM提供四种不同打印等级的report macro：
    • `uvm_info(<message ID string>,<message string>,<verbosity>)
    • `uvm_warning(<message ID string>,<message string>)
    • `uvm_error(<message ID string>,<message string>)
    • `uvm_fatal(<message ID string>,<message string>)

在介绍各个宏之前，我们先看一个scoreboard中的例子:

data_str = $sformatf(" %2h %0s %2h = %4h (%4h predicted)",
                     cmd.A, cmd.op.name() ,cmd.B, t,  predicted_result);

if (predicted_result != t) 
  `uvm_error
最低0.47元/天 解锁文章
我不是悍跳狼丶
关注
  • 0
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
The UVM Primer - OOP篇
追梦赤子心
02-01 930
THe UVM Primer - OOP篇 1. SystemVerilog interface 概念：systemverilog中通过 interface将各个module的信号封装起来，这样testbench中各个模块不需要处理信号级别的接口，各模块从总线功能模型(Bus Function Model, BFM)拷贝一份信号备份，在各模块内部使用，进而可以通过封装实现协议级的功能模型。 优势：...
The UVM Primer -- Chapter 12 UVM Component
追梦赤子心
03-08 309
Chapter 12 UVM Component 12.1 继承UVM Component 测试平台可以分为三大部分：structure，sequences，data： structure：描述测试平台的各组件并将其组合在一起； sequences：描述送往DUT的命令的序列； data：描述送往DUT的命令中的仿真数据； UVM component是testbench structure的...
The UVM Primer
05-24
The UVM Primer, 中文版本，根据原版翻译，UVM学习必备。附带代码例子。
[学习笔记]UVM相关知识点-2
最新发布
探索未知，成就非凡
05-20 805
在UVM组件中定义。
《The UVM Primer》——Chapter1: Introduction and DUT
分享数字IC和芯片验证相关技术，笔试面试、校招分享、职场经验和IC资讯，全平台同名！
02-05 970
1. 引言 《The UVM Primer》 是 一本UVM 的入门书籍，由Ray Salemi编写出版，并且是免费开源的项目，代码可以在GitHub上下载。这本书只有一百多页的篇幅，围绕TinyALU进行一步步的深入学习，非常适合初学UVM的新手。当然也需要有SystemVerilog的相关基础。 本书的UVM需要了解以下几个基本概念： SystemVerilog 的面向对象OOP 动态生成的对象，可在不重新编译的情况下指定tests和testbench架构 由 Agen..
The UVM PRIMER 和 源代码.zip
08-24
《The UVM Primer》是一本深入介绍Universal Verification Methodology (UVM)的入门教程，它为读者提供了构建基于UVM的验证环境所需的基础知识。UVM是SystemVerilog语言的一个库，专门用于验证集成电路（IC）设计。...
uvm-1.1d UVM
03-13
**UVM（Universal Verification Methodology）1.1d详解** UVM（通用验证方法论）是一种基于SystemVerilog的行业标准验证方法，旨在提供一种可重用、可扩展且高效的方法来验证数字集成电路设计。UVM 1.1d是UVM的一个...
uvm-cookbook-registers-guide-verification-academy
10-16
"uvm-cookbook-registers-guide-verification-academy"是Verification Academy提供的一份关于如何使用UVM进行寄存器验证的指南。这份文档详细介绍了如何构建、集成和利用UVM RAL进行系统级验证。 1. **注册规范...
The UVM Primer -- Chpater 20 Class Hierarchies and Deep Operatrion
追梦赤子心
03-22 209
Chpater 20 Class Hierarchies and Deep Operatrion 20.1 class hierarchies 为了避免到处copy代码，和提高代码重用率，我们通过类继承(extends component)、共用对象句柄(uvm_put_port)实现。 我们重新通过Lion的例子帮助理解deep operation： 假设我们目前的class层次结构如下： ...
The UVM Primer -- Chpater 22 UVM Agent
追梦赤子心
03-30 653
Chpater 22 UVM Agent 将测试平台不断模块化是一件美妙的事情，无论我们使用它来封装硬件中的块，固件中的子程序还是软件中的对象，模块化都会隐藏复杂性并改善生活。 模块化还允许我们将经过测试的功能重用为硬件中的IP，固件中的库和软件中的类库。 成功模块化的关键是支持严格且不变的接口。定义接口允许用户（以及未来的自我）自信地使用模块化组件，而不必担心其内部工作。 UVM 提供了Age...
THE_UVM_PRIMER_CODE_EXAMPLES_1.0.zip
05-14
basic UVM class。适合perl入门新手。 简单介绍了UVM的基本语法和基本功能。
The UVM Primer -- Chapter 11 UVM Tests
追梦赤子心
03-06 431
Chapter 11 UVM Tests 11.1 Creating Test with Factory 利用工厂机制，我们可以只编译一次测试平台，然后使用factory机制运行不同的测试用例，通过向UVM传入+UVM_TESTNAME的string型变量调用工厂机制，并创建对象。 vsim testbench -coverage +UVM_TESTNAME=add_test vsim tes...
The UVM Primer -- Chapter14&15 Talking to multiple objcts
追梦赤子心
03-14 224
Chapter 15 Talking to Multiple Objects 既然我们使用OOP编写程序，那么就应该充分利用OOP编程的优势。我们希望在测试平台中，避免每个模块都读取BFM备份，然后根据clock信号一拍拍的采集数据，进行数据处理。我们希望可以让objects之间可以通信，后面我们将逐步介绍两种object communication的方式： Single-Thread Comm...
The UVM Primer -- Chapter 13 UVM Environments
追梦赤子心
03-10 300
The UVM Primer – Chapter 13 UVM Environments 前面两节介绍了使用factory机制创建顶层对象uvm_test,并在uvm_test中例化uvm_componnets;UVM会自动的调用uvm_components中的各个phase，并且自为每个componnet的run_phase开启独立的进程.这样的方式易于理解，却难以复用。 采用以上方式，每次定...
The UVM Primer -- chapter 23 UVM Sequence
追梦赤子心
04-03 377
chapter 23 UVM Sequence 此前，我们通过tester/put&get port/driver将激励和测试平台分割开来，但是我们并没有将data stimulus从structure中分离出来。tester需要创建新的transaction，并将其送至测试平台，这意味着tester需要选择transaction的顺序，并经其送至测试平台。我们可以通过override t...
The UVM Primer -- Chapter 17 Interthread Communicaton
追梦赤子心
03-16 258
Chapter 17 Interthread Communication 上一章介绍了单线程内的各组件间的传输过程，本章介绍线程间的通信，以生产者-消费者为例： module producer(output byte shared, input bit put_it, output bit get_it); initial //线程1 repeat(3) begin ...
探秘UVM Primer：构建高性能SoC验证环境的向导
gitblog_00065的博客
04-19 323
探秘UVM Primer：构建高性能SoC验证环境的向导 项目地址:https://gitcode.com/raysalemi/uvmprimer 在复杂的集成电路设计中，SystemVerilog Universal Verification Methodology (UVM) 是一种广泛采用的验证方法论。它提供了组件化、可复用和高效验证环境的框架。而我们今天要推荐的项目——UVM Prime...
The UVM Primer -- Chapter 18 Put and Get Ports in Action
追梦赤子心
03-17 230
Chapter 18 Put and Get Ports in Action 上一章，我们介绍了使用put和get port进行线程间通信的机制，本章我们将put/get port机制假如TinyALU测试平台。从学习UVM开始，UVM就不断地把测试平台拆解成一个个小的功能模块，这样易于debug和重用。本章我们将tester按照功能进行拆分。 tester的两个功能： 选择操作类型op_ty...
UVM-Connect与TLM-2.0基础指南
"UVM-Connect是Mentor Graphics公司提供的一个验证库，它支持Transaction Level Modeling (TLM) 1.0和2.0标准，用于构建可复用和可扩展的验证环境。该库旨在帮助工程师在系统级验证过程中实现组件之间的通信和连接。...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值