Crazzy_M的博客

Xilinx MicroBlaze软核驱动DDR3说明：通过Vivado生成MicroBlaze工程导入SDK实现DDR4的读写。环境：Vivado2018.3。IP核：MicroBlaze。参考手册：pg150：UltraScale Architecture-Based FPGAs Memory IP v1.4基础知识：Xilinx MicroBlaze软核驱动DDR3（最好先看一下）文章目录1.MicroBlaze设计流程1.2 DDR Block Design 流程2.SDK工程2.1

Xilinx MicroBlaze软核驱动DDR3说明：通过Vivado生成MicroBlaze工程导入SDK实现DDR3的读写。环境：Vivado2018.3。IP核：MicroBlaze。参考手册：pg142： AXI UART Lite v2.0ug586：7Series_MIS文章目录1.DDR简介1.1DDR3地址2. MicroBlaze简介3.MicroBlaze设计流程3.2 DDR Block Design 流程4.SDK工程1.DDR简介MT41K256M16xx-1

Xilinx_MicroBlaze的使用-Uartlite说明：通过Vivado生成MicroBlaze工程导入SDK实现LED的控制、串口与PC的通信。环境：Vivado2018.3。IP核：MicroBlaze。参考手册：pg142： AXI UART Lite v2.0文章目录1. MicroBlaze简介2.MicroBlaze设计流程2.1 .新建工程：2.2 创建Block Design3. SDK1. MicroBlaze简介  MicroBlaze嵌入式软核是一个被Xili