Vivado在线调试之集成逻辑分析仪（ILA）的使用

最新推荐文章于 2024-02-27 15:04:44 发布
VIP文章 最新推荐文章于 2024-02-27 15:04:44 发布
阅读量1.2w 收藏 79
点赞数 5
分类专栏： FPGA-Zynq7000
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_40230112/article/details/109462465
版权

引言

       由于在对FPGA进行编程时，当出现问题时，免不了要对内部信号进行一些监测和调试，以找出问题所在并加以解决，本文主要介绍在Vivado平台下如何利用集成逻辑分析仪（ILA）进行在线调试。调试的例子是利用串口通信连续发送0-255这256个数据。

具体操作步骤

  • 建立工程（建立工程的基本操作在这里就不详细介绍了，按照一般建立工程的操作进行即可）

       Creat Project->工程命名->选择工程存放路径->选择目标器件->添加源文件->添加测试文件

  • 由于之前我们对代码的仿真已经通过，所以接下来进行RTL ANALYSIS

  •  I/O约束

  • 保存约束文件

最低0.47元/天 解锁文章
芯益求新
关注
  • 5
    点赞
  • 踩
  • 79
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
Vivado下集成逻辑分析仪ILA入门续
曾立文的博客
11-09 1万+
在 Vivado下集成逻辑分析仪ILA入门 一文中带着读者走了一遍集成逻辑分析仪ILA的使用过程。当时通过Set up Debug 添加需要监控的点，间接添加了ILA， 本文介绍另外一种方法，直接添加逻辑分析仪ILA 的 IP。 这其实是我最开始看到和学习的方法，但没有做成。写完上篇文章后，反过来再看一遍，做成了实验。这个方法是 Miz702 Zynq开发教程里的学习到的。ug908-里
Vivado18.3-ILA(集成逻辑分析器)的使用 学习笔记
weixin_42151221的博客
11-29 5956
本文内容学习自正点原子ZYNQ领航者FPGA视频-P7 1.ILA介绍 ILA(Integrated Logic Analyzer)集成逻辑分析器:即Vivado的在线逻辑分析仪，其借用了传统逻辑分析仪的理念以及大部分的功能，并利用FPGA 中的逻辑资源，将这些功能植入到FPGA 的设计当中。ILA是用IP核的形式实现的。 在线逻辑分析仪通过一个或多个探针（Probe）来采集希望观察的信...
Vivado使用IP核创建ILA调试环境
qq_47215080的博客
01-23 2036
1.在IP核中找到ILA2.General Options（常规选项）主要有如下三部分：1.Monitor Type：ILA 探针接口类型设置，ILA 探针接口有两种类型，Native 与 AXI。Native 是普通接口模式；AXI 是 AXI 接口模式，用于调试 AXI 接口信号。Native 通常是用来测量电平或一定位宽信号，AXI 就比较明显了直接测量 AXI 总线的信号。这里主要测试 led 信号，所以只需要用 Native 模式。
Vivado在线调试，网表文件中添加调试信号
最新发布
weixin_51508867的博客
02-27 466
2. 在原理图中找到需要调试的信号，只能对进入缓冲（IBUF）之后的信号进行抓取，输出同理需要抓取OBUF之前的信号。4. 点击Set Up Debug，对调试信号进行配置。1. 打开综合后的设计，选择Debug。6. 下载程序后进行ILA调试。5. 生成比特流文件。
vivado常规操作之烧写bit文件_固化mcs文件_调试界面debug之ila与vio的操作
热门推荐
月隐博客
12-21 1万+
本文用于讲解VIVADO的常规使用功能，便于后续人员使用vivado进行调试与使用，包括bit文件的烧写、调试界面的ila与vio使用，mcs文件的烧写固化。
xilinx FPGA在线调试方法总结（vivado+ila+vio）
jk_101的博客
04-04 2413
A、在原理图（block design）右击添加“Mark Debug”，工程综合后，在SYNTHESIS > Open Synthesized Design，在Netlist窗口中选择需要调试的网络节点，进行调试。根据实际的输出结果表现，来推测可能的原因，再在模块中加ILA信号，设置抓信号条件，逐步定位问题模块和原因，最终解决bug。第4步：在IP source区，打开ILA，添加例化模板, 在代码中插入例化，把VIO的输出口连接到模块的输入。第3步：在代码中插入例化，把VIO的输出口连接到模块的输入。
vivado：调试工具原理及实现学习总结(调用IP核,生成IP,例化,调试)
Jason的博客
10-22 4645
内容：调用vivado提供的IP核，生成用户定制的IP，并通过HDL语言进行例化。然后通过提供的调试功能对设计进行调试，分析调试结果。 环境：VIVADO 2018.2 语言：Verilog HDL 参考书目：Xilinx FPGA权威设计指南 -Vivado 2014集成开发环境 创建新的fifo调试工程 创建工程，project name:fifo_verilog,芯片参考选择xc7a10...
vivado--调试工具介绍
liuchj的博客
09-04 500
VIO输出用来驱动信号， 它在调试的过程中来模拟外设对设计进行驱动，VIO的信号驱动功能类似于我们在设计时用一个拨动开关来控制FPGA上电路，VIO的输出主要用作低速控制信号， 不适合(速度达不到)用来输出高速数据信号，可以把它理解为虚拟的PCB上的拨动开关+LED (从性能上也停留在开关和LED层面)。从时钟而言，JTAG的时钟用在JTAG和Debug Hub通信，Debug Hub的时钟用在Debug Hub和Debug Core之间的通信，而各个Debug Core的时钟则用在采样需要监测的信号。
[FPGA/Vivado/ILA]Vivado的ILA核在Waveform界面无任何变化，抓取不到信号和数据
KKKKKKOBE_24的博客
12-04 1万+
使用Vivado软件操作ILA核，在Waveform界面如遇到抓取不到信号的问题，如下图所示： 可能在以下方面出现问题： 最基础也是最重要的： 通过IP Catalog产生ILA核后，是否在代码里例化ILA？ILA例化的信号是否正确？ 可以打开synthesized design和implemented design，查看schematic中的看看连接情况。 Add Prodes：是否加入需要观察的信号？ 添加需要观察的信号，方便观察各个时刻的波形和数据。 Trigger Setup：是否设置触发信
vivado调试核ILA使用技巧
qq_43557686的博客
11-22 1051
ILA（Integrated Logic Analyzer）IP Core 是 vivado 的调试核，具体如何创建、调用不详说了。这里主要记录一个 ILA 的使用技巧，可以大大提高调试效率。
vivado如何实现在线调试功能（ILA）逻辑分析仪
scottar的博客
11-11 4640
ILA 简介 ILA的是一种在线的逻辑分析仪，其主要的作用是可以在线调试一些，系统的寄存器的变量，其仅需要通过连接好jtag 就能正常运行了。 项目建立 项目说明 我建立的就是一个流水灯的文件，最简单的方案，我要监测我的tiemr的变化，和灯的变化的情况 .v 文件 `timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Company: // En
at7_ex10_ILA_逻辑分析仪_vivadiILA测试_attachedyai_
10-03
用于熟悉vivado中的集成逻辑分析仪，ILA具有分析FPGA内部信号的作用
Vivado下ILA使用指南.docx
03-12
Vivado下ILA使用指南
Xilinx VIVADO环境下调试工具ILA的使用方法.pdf
09-11
Xilinx VIVADO环境下调试工具ILA的使用方法.pdf
vivado+zedboard之音频分析仪_HW
08-27
对一段随机的音频信号进行实时频谱分析。从pc获取音频信号，经由PL的fft IP处理后送入OLED，进行音频频谱的实时显示。通过本实例学习vivado+zedboard软硬件设计的方法，学习控制zedboard外设的方法。本文在商品博客...
乒乓RAM基本原理和操作介绍
qq_40230112的博客
08-02 9783
引言 乒乓操作是一个非常常用的数据流控制处理技巧，乒乓RAM源于乒乓操作的基本原理，本节将对乒乓RAM作一个简单的介绍，也作为平常学习笔记的一个记录，等忘记后可以回来复习复习。 主要内容 乒乓RAM的基本结构如下图所示，主要由两个RAM和两个2选一数据选择器组成。 乒乓RAM的处理流程： 输入数据流通过数据选择器等时分配到两个RAM数据缓冲区; 在第一个数据缓冲周期，将输入数据流缓存到RAMA; 在第二个数据缓冲周期，将输入数据流缓存到RAMB，同时将RAMA...
基于ZYNQ-7000的AI加速器设计之整体架构阐述
qq_40230112的博客
11-20 4928
本次AI加速器的设计，主要利用Xilinx公司的ZYNQ-7000全可编程器件，主要目的是应对人工智能时代算力不足的问题，由于人工智能时代的到来，各种神经网络的训练，数据挖掘，机器视觉和图像处理等算法计算复杂度较高，传统计算机出现计算时间较长或无法计算的问题，工作效率较低，而FPGA作为一种并行处理器件，相比传统CPU而言，计算速度较快，因此，我们可以尝试将一些原来由CPU处理的相关计算交...
基于ZYNQ-7000的AI加速器设计之GP接口的实现
qq_40230112的博客
11-10 4556
1、GP接口简介 GP接口是ZYNQ-7000系列器件中用于实现PS与PL端进行数据通信的数据接口，GP接口传输数据速率一般较慢，通常用作控制信息的传输，在利用GP接口的时候，PS端的角色是Master，PL端为Slave，此时PS端传送控制信息控制PL端进行相应操作。整个PS端PL端利用GP接口进行数据交换的示意图如下图所示： 寄存器数量为4-512个，寄存器位宽为32...
逻辑分析仪ila vivado
09-01
ILA是指"集成逻辑分析仪"，是一种在线调试工具，用于在FPGA设备上执行系统内的调试。它通过一个或多个探针来实时抓取FPGA内部数字信号的波形，分析逻辑错误的原因，帮助进行调试工作。在Vivado中，ILA是一个集成在FPGA开发环境中的工具，可以方便地使用它来进行时序分析。使用ILA工具可以实时抓取FPGA内部的数字信号波形，并通过分析这些波形来定位和解决逻辑错误。相比于传统的仿真方法，ILA工具具有实时性强、工作量小的优势，并且可以帮助验证代码的正确性和可靠性。ILA工具在FPGA工程师的职业中是必备的技能之一，它可以提高调试效率和准确性，减少调试时间和工作量。<span class="em">1</span><span class="em">2</span><span class="em">3</span> #### 引用[.reference_title] - *1* *2* [FPGA学习 Vivado使用篇之ILA（逻辑分析仪）](https://blog.csdn.net/m0_53606280/article/details/123600212)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 50%"] - *3* [FPGA — Vivado下ILA(逻辑分析仪)详细使用方法](https://blog.csdn.net/unique_ZRF/article/details/127715565)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 50%"] [ .reference_list ]

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值