基于RISC-V的CPU支持汽车功能安全

最新推荐文章于 2024-07-15 19:52:38 发布
最新推荐文章于 2024-07-15 19:52:38 发布
阅读量695 收藏 2
点赞数
分类专栏： 嵌入式开发 人工智能 文章标签： 自动驾驶
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_40234985/article/details/120204886
版权
NSITEXE推出支持ISO 26262 ASIL D级功能安全的基于RISC-V的NS31A CPU，适用于汽车控制等应用。CPU基于DR1000C数据流处理器，集成硬件安全功能，如ECC、锁步架构和错误管理单元，满足ASIL D要求，简化安全关键系统的开发。同时，与IAR Systems合作的开发工具链支持功能安全开发，加速RISC-V在安全领域的应用。
摘要由CSDN通过智能技术生成

日本知识产权 (IP) 供应商 NSITEXE（电装公司的分拆公司）推出了一种新的基于 RISC-V 的 32 位通用 CPU，该 CPU 支持汽车应用的 ISO 26262 ASIL D 级功能安全。

NS31A 是一种通用 CPU，用于控制包括汽车应用在内的各种嵌入式系统。它具有使用 32 位 RISC-V 指令集架构 (RV32IMAF) 的单问题、有序四级流水线。它支持汽车应用所需的 ISO 26262 ASIL D 功能安全，还支持 AUTOSAR 平台所需的特权模式。
在这里插入图片描述
CPU 基于 NSITEXE 的 DR1000C 数据流处理器，该处理器最近获得了 SGS-TÜV 的 ISO 26262 ASIL D 就绪认证。DR1000C 是一款并行处理器 IP，非常适合卸载面向安全关键系统的汽车微控制器所需的高负载算术处理（如模型预测控制、人工智能 (AI) 推理和传感器处理）。据该公司称，多达 16 个硬件线程有效地利用了一个矢量处理器，从而实现了极高的功率性能。DR1000C 适用于车辆控制以及各种嵌入式应用，例如工厂自动化中的工业设备以及雷达和其他传感器处理。

DR1000C 具有集成的硬件安全功能，包括用于存储器的纠错码 (ECC)、双核锁步架构、总线协议违规检测以及一个错误管理单元，该单元可注入错误以进行自诊断、向主机系统报告错误并管理他们的状态。这些特性使该处理器能够满足 ASIL D 安全要求，而无需添加任何外部特殊安全机制。
在这里插入图片描述
DR1000C

最低0.47元/天 解锁文章
上帝出来见牛魔王
关注
  • 0
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
RISC-V CPU设计(五)---流水线中的冒险
qq_40268672的博客
04-02 2891
流水线中冒险的处理结构冒险数据冒险RAWWARWAW如何解决控制冒险 流水线可以极大的提升CPU的吞吐率，但是流水线的流动并不是一帆风顺的，在有些情况下，下一个时钟周期中的下一条指令将会因为某些前期的操作还未完成而无法执行，这种情况被称为流水线的冒险，共分为三种冒险：1.数据冒险 2.结构冒险 3.控制冒险 结构冒险 定义:当一条指令需要的硬件部件还在为之前的指令工作，而无法为这条指令提供服务，那就导致了结构冒险。（这里结构是指硬件当中的某个部件，因此也称为资源冲突） 例如，在经典的五级流水线中，ID阶段的
Imagination发布四款RISC-V CPU
吴建明wujianming_110117
03-05 5229
Imagination发布四款RISC-V CPU RISC-V（发音为“risk-five”）是一个基于精简指令集（RISC）原则的开源指令集架构（ISA）。 与大多数指令集相比，RISC-V指令集可以自由地用于任何目的，允许任何人设计、制造和销售RISC-V芯片和软件。虽然这不是第一个开源指令集，但具有重要意义，因为设计适用于现代计算设备（如仓库规模云计算机、高端移动电话和微小嵌入式系统）。设计者考虑到了这些用途中的性能与功率效率。该指令集还具有众多支持的软件，这解决了新指令集通常的弱点。 该项目201
CPU RISC-V技术
吴建明wujianming_110117
03-06 6911
CPU RISC-V技术 1.为什么要有 RISC-V？ 简约是复杂的最终形式。 ——列奥纳多·达·芬奇(Leonardo da Vinci) 1.1 导言 RISC-V（“RISC five”）的目标是成为一个通用的指令集架构（ISA）： ⚫ 要能适应包括从最袖珍的嵌入式控制器，到最快的高性能计算机等各种规模的 处理器。 ⚫ 应该能兼容各种流行的软件栈和编程语言。 ⚫ 应该适应所有实现技术，包括现场可编程门阵列（FPGA）、专用集成电路 （ASIC）、全定制芯片，甚至未来的设备技术。 ⚫ 应该对所
RISC - V的快速了解
最新发布
weixin_65190179的博客
07-15 2143
RISC-V（发音为"risk-five"）是基于精简指令集计算（RISC）原则设计的一种开放标准指令集架构（ISA）。区别于x86或ARM等专有指令集架构，RISC-V允许任何组织或个人在遵守其开源许可协议的前提下，自由地使用、开发、制造和销售基于RISC-V的芯片和软件。这种开放性不仅推动了技术创新，还降低了进入门槛，使得更多的企业和研究机构能够参与到定制硬件解决方案的开发中。因此，RISC-V已经成为了教育、研究和商业领域中极为受欢迎的平台。
RISC-V架构单周期CPU设计
ccxzx的博客
05-30 1206
本文章旨在设计一个32位的单周期CPU，使用RISC-V架构，并且通过编写verilog语言，最终在FPGA上面实现CPU的完整功能。
RISC-V 处理器出货 100 亿颗，与X86、ARM形成三足鼎立之势
strongerHuang
02-25 918
关注+星标公众号，不错过精彩内容来源 | OSC开源社区前不久，OSCHINA 和 Gitee 联合发布了《2022 中国开源开发者报告》，其中，提到了关于 RISC-V 的几点内容。凭借指令精简、模块化、可扩展、开源的优势，RISC-V 架构在近几年备受追捧。尤其是在 2022 年，RISC-V 的发展势头极为强劲，RISC-V 处理器核出货量突破 100 亿颗。随着国内外企业面向高性能 RIS...
机组大作业：基于RISC-V架构的45条指令单周期CPU设计
01-20
在本机组大作业中，我们将深入探讨基于RISC-V架构的单周期CPU设计。RISC-V，全称为“Reduced Instruction Set Computer - Version 5”，是一种开放源代码的指令集架构，旨在提供简单、高效且可扩展的计算平台。这个...
基于 Logisim 的 RISC-V 处理器设计（单周期）
05-30
在本文中，我们将深入探讨如何使用 Logisim 设计一个基于 RISC-V 架构的单周期处理器。RISC-V 是一种开放源码指令集架构（ISA），它以简洁、高效和可扩展性著称，已被广泛应用于各种嵌入式系统、物联网设备以及高...
基于RISC-V的一个简单的五级流水线CPU设计源码+项目说明.zip
05-23
基于RISC-V的一个简单的五级流水线CPU设计 2. 开发环境 操作系统: windows10/Ubuntu 20.04 编程语言: Verilog C/C++ python 3. 开发工具 vscode Verilog-HDL Verilog Format ctags iverilog、Verilator gtkwave ...
基于RISC-V的单周期CPU设计 中国科学院大学研究生课程 计算机体系结构 课程大作业.zip
09-29
1、该资源内项目代码都经过测试运行成功，功能ok的情况下才上传的，请放心下载使用！ 2、本项目适合计算机相关专业(如计科、人工智能、通信工程、自动化、电子信息等)的在校学生、老师或者企业员工下载使用，也适合...
使用带扩展的 CPU 功能将安全性构建到 AI SoC 中
qq_40234985的博客
09-17 182
随着人工智能 (AI) 的快速部署，AI 片上系统 (SoC) 设计的重点一直是构建更智能、更快和更便宜的设备，而不是更安全、更可靠和更安全。一位参与国家安全政策的高级人物 Jason Matheny 很好地强调了这个问题，他说：“尽管政府和私营部门提供了充足的资金，但人工智能系统的开发并没有关注不断变化的威胁形势。事实上，只有不到 1% 的资金用于安全。” Matheny 是乔治城大学安全和新兴技术中心的创始主任，也是国家人工智能安全委员会的委员 在我们研究如何在芯片级将安全性构建到 AI SoC 之前，
RISC-V（1）cpu基础
怠桑的博客
05-21 2372
1.1.RISCV CPU概述 RISC-V(读作“RISC-FIVE”)是基于精简指令集计算(RISC)原理建立的开放指令集架构(ISA)，V表示为第五代RISC(精简指令集计算机),表示此前已经四代RISC处理器原型芯片。由加州大学伯克利分校的David A. Patterson教授带领下完成。与大多数ISA相反，RISC-V ISA可以免费地用于所有希望的设备中，允许任何人设计、制造和销售RISC-V芯片和软件。它是第一个被设计成可以根据具体场景可以选择适合的指令集的指令集架构。基于RISC-V指令集
RISC-V处理器设计入门指北 视频笔记
yichen4265的博客
03-22 1701
RISC-V是哈佛结构的处理器，指令存储和数据存储是分开的有两个memory 指令存储器and数据存储器RV32\64 代表他是32位或64位的指令集 IEM等字母代表模块。
用Verilog搭出RISC-V架构单周期CPU
热门推荐
paticita的博客
08-08 1万+
这是笔者学校暑期学期的必修课，难度并不高（仅追求及格的话），但相当耗时，对于在硬件设计方面完全不感冒的同学更是一场避不开的折磨，所以笔者想通过自己的成果和被折磨经验来帮助有此方面需求的同学，或是对于CPU设计有浓厚兴趣的人。
RISC-V处理器的设计与实现（二）—— CPU框架设计
欢迎一起交流问题！
06-25 6876
说到计算机，那就不得不提大名鼎鼎的冯诺依曼了：约翰·冯·诺依曼（John von Neumann，1903年12月28日-1957年2月8日），美籍匈牙利数学家，计算机科学家，物理学家，是20世纪最重要的数学家之一。冯·诺依曼是罗兰大学数学博士，是现代计算机，博弈论，核武器和生化武器等领域内的科学全才之一，被后人称为“现代计算机之父”、“博弈论之父”。
从零认识cpu之RISC-V架构（四）构建一个多周期CPU详细教程（1）
weixin_47138614的博客
06-19 1006
本文章参考书籍：Digital Design and Computer Architecture RISC-V Edition32位RISC-V指令集：因为本文章构建的cpu仅用来学习和理解risc-v架构，因此并没有包括所有指令，仅基于部分指令集。关于指令的含义，可以参照上图。和构建单周期cpu的思路一样，我们将cpu分为数据路径模块和控制单元模块。
Imagination宣布推出基于RISC-V的CPU产品系列
weixin_49393016的博客
12-07 193
Imagination Catapult系列CPU产品采用RISC-V指令集架构（ISA），专为异构计算解决方案设计打造英国伦敦，2021年12月6日——Imagination Techn...
从零认识cpu之RISC-V架构（三）构建一个单周期CPU详细教程
weixin_47138614的博客
06-16 2141
构建一个简单的单周期risc-v处理器
基于risc-v的cpu设计
06-11
基于RISC-V的CPU设计是一种越来越流行的趋势。RISC-V是一种开源指令集架构，具有高度可扩展性和灵活性，因此在...总之，基于RISC-V的CPU设计需要考虑多个方面，包括指令集扩展、内存子系统、SMP支持和芯片级别的设计。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值