PCI-E 全高/半高/全长/半长尺寸

最新推荐文章于 2023-07-21 10:20:40 发布
最新推荐文章于 2023-07-21 10:20:40 发布
阅读量2.2w 收藏 10
点赞数 3
分类专栏： 其他 文章标签： pci-e
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_40310512/article/details/120667341
版权

PCI-E 全高/半高/全长/半长 这几个长度分别如下：

1、半长 half length 不超过167.65mm。

2、全长 full length 不超过312.00mm。

3、半高 half height 不超过68.9mm。

4、全高 full height 不超过111.15mm 。

硬件大爷
关注
  • 3
    点赞
  • 踩
  • 10
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
PCIE官方标准&PCIE官方标准
01-23
PCI-E官方标准，英文版。适合从事PCI-E开发的软、硬件工作人员。
PCIE板卡设计参考
07-13
PCI Express® Card Electromechanical Specification Revision 2.0
各种PCI办卡板卡规范
10-20
各种PCI办卡板卡规范,本文对PCI,PCI-E,CPCI，PC104 板卡进行说明
PCIE各型号规格的尺寸（半高/全高/半长/全长）
最新发布
亮仔的小天地
07-21 4506
PCIE尺寸参数
PCI插槽规格
10-15
PCI插槽尺寸，主要介绍了PCI插槽的封装尺寸，可以参考绘制PCB封装。
PCIe板卡结构尺寸
热门推荐
Kevin.Cai
07-22 3万+
第一部分，板卡尺寸&对应挡板 第二部分，定位信息 第三部分，金手指参数 参考资料： PCI Express 1x, 4x, 8x, 16x bus pinout PCI Express Card Electromechanical Specification Revision 3.0 pcie-xxx-02-x-d-th-footprint， Samtec ...
PCIE标准共享，以及其机械尺寸图
anlog的专栏
12-09 6057
标准共享链接 链接：https://pan.baidu.com/s/1MfcENt0SmFpZqF62PdoNnA 提取码：jdhr 机械尺寸图 记录机械图主要是方便后续绘制封装。 特此记录 anlog 2021年12月9日
PCI-E板卡规格
charleslei的专栏
03-29 1万+
备注： 1、Low Profile的高度就是所谓的半高 2、一般半高卡会低于68.9，不可高于 3、所谓的半长、全长亦然，可比相应的标准长度短一些，但不可长
M.2、PCIe 和 NVMe 的定义和区别
weixin_44392735的博客
12-16 3万+
PCIe x16 对应82个引脚，如果只使用前32个引脚，那么就可以当做PCIe x4来使用。
miniPCIe标准
阿发的专栏
12-11 1万+
miniPCIe标准 结构尺寸 接口标准 PCB封装
基于 ZU19EG 的 4 路 100G网络DPU的PCIe加速计算卡
02-25
本板卡系我司自主设计研发，基于 Xilinx 公司 Zynq UltraScale+ MPSOC 系列 SOC XCZU19EG-FFVC1760 架构，支持 PCIE Gen3x16 模式。其中，ARM 端搭载一组 64-bit DDR4，总容量达 4GB，可稳定运行在 2400MT/s，PL 端支持两组 64-bit DDR4，每组容量均为 4GB，最高运行速率支持 2666MT/s；板卡具有自控上电顺序，支持多种启动模式，如 Nor Flash 启动，EMMC 启动，SD 卡启动等。板卡对外支持 1 路 USB3.0 接口、1 路千兆以太网接口、1 路 DP 输出接口、2 路调试串口（RS232）、2 路 Can 接口，另有 4 路 QSFP28 接口，支持 100G 数据传输速率。PL 端扩展 1 个标准FMC HPC 接口， 支持 8 路GTH 接口和LA/HA/HB 全定义接口。板卡设计满足工业级要求，可用于高速信号处理、车载雷 达信号处理等领域。
PCI/PCI-E高速实时DMA传输驱动设计
10-18
根据WDM驱动模型设计了驱动程序,介绍了WDM驱动的设计方法，对驱动开发中的常见问题进行了详细阐述，着重讲解了高速实时DMA传输系统中驱动和上层控制程序的设计方案。以VC++6.0和WDK作为开发平台,完成了Windows NT系统下高速实时数据传输驱动的开发。
PCIE规范详细文档
09-15
Traditional multi-drop, parallel bus technology is approaching its practical performance limits. It is clear that balancing system performance requires I/O bandwidth to scale with processing and application demands. There is an industry mandate to re-engineer I/O connectivity within cost constraints. PCI Express comprehends the many I/O requirements presented across the spectrum of computing and communications platforms, and rolls them into a common scalable and extensible I/O industry specification. Alongside these increasing performance demands, the enterprise server and communications markets have the need for improved reliability, security, and quality of service guarantees. This specification will therefore be applicable to multiple market segments. Technology advances in high-speed, point-to-point interconnects enable us to break away from the bandwidth limitations of multi-drop, parallel buses. The PCI Express basic physical layer consists of a differential transmit pair and a differential receive pair. Dual simplex data on these point-to-point connections is self-clocked and its bandwidth increases linearly with interconnect width and frequency. PCI Express takes an additional step of including a message space within its bus protocol that is used to implement legacy “side- band” signals. This further reduction of signal pins produces a very low pin count connection for components and adapters. The PCI Express Transaction, Data Link, and Physical Layers are optimized for chip-to-chip and board-to-board interconnect applications. An inherent limitation of today’s PCI-based platforms is the lack of support for isochronous data delivery, an attribute that is especially important to streaming media applications. To enable these emerging applications, PCI Express adds a virtual channel mechanism. In addition to use for support of isochronous traffic, the virtual channel mechanism provides an infrastructure for future extensions in supporting new applications. By adhering to the PCI Software Model, today’s applications are easily migrated even as emerging applications are enabled.
MINI PCI-E规范
03-19
miniPCI-e接口技术规范资料 This specification defines an implementation for small form factor PCI Express cards. The specification uses a qualified sub-set of the same signal protocol, electrical definitions, and configuration 5 definitions as the PCI Express Base Specification, Revision 1.0a. Where this specification does not explicitly define PCI Express characteristics, the PCI Express Base Specification governs. The primary differences between a PCI Express add-in card (as defined by the PCI Express Card Electromechanical Specification) and a PCI Express Mini Card add-in card is a unique card form factor optimized for mobile computing platforms and a card-system interconnection optimized for 10 communication applications. Specifically, PCI Express Mini Card add-in cards are smaller and have smaller connectors than standard PCI Express add-in cards.
pcie挡板标准尺寸
08-12
pcie挡板标准尺寸 ，按照PCIE规范标准尺寸绘制，可直接使用，soliworks 3D钣金件，造福大家啊，自己做个pcie板卡利用这个模板绘制挡板会很方便
PCIe协议规范合集，包括PCI-Express-Base/CEM/PHY TEST等2.0-6.0
03-25
NCB-PCI_Express_Base_6.0 NCB-PCI_Express_Base_5.0r1.0-2019-05-22 CB-PCI_Express_Base_4.0r1.0_September-29-2017-c PCI Express Base Specification Revision 3.1a PCI Express Base Spec 2.0 PCIe_CEM_R5_V1.0...
嵌入式系统/ARM技术中的PA数据链路解密之PCI-E总线
10-16
摘要：作为新一代的通用总线接口标准，PCI-Express(PCI-E)高带宽、低延迟、可扩展、支持热插拔等优点，使其全面取代了PCI、AGP等早期总线。ZLG致远电子功率分析仪的内部多个高速数据总线中，也包含了PCI-E。下面我们...
ADLINK推出PCIe-CML64FB/FP图像采集卡
11-19
　凌华PCIe-CML64FB/FP图像采集卡支持PCI Express x4，提供符合Camera Link规范的三种组态架构及传输带宽：基本（Base）、中级（Medium）、完整（Full）组态架构，最高端的完整组态架构所提供的最高图像传输速率每秒...
EDA/PLD中的LATTICE推出低成本PCI-E开发工具套件
11-15
Lattice新推出一款用于其低成本Lattice ECP2M系列90nm FPGA的低成本PCI Express开发工具套件，该开发工具套件的推出将加速采用Lattice ECP2M系列FPGA的PCI Express设计。通过采用新的PCI Express x1/x4评估板，该...
gb/t 22081-2016/iso/iec 27002:2013
06-19
### 回答1： GB/T 22081-2016/ISO/IEC 27002:2013是信息技术安全技术规范的标准。该标准是根据ISO和IEC的国际标准相应开发的标准规范，是一份包含信息技术安全管理的最佳实践和建议的文件。它包含了信息安全管理的各个方面，并提供了相应的指导和建议。 该标准主要提供了信息技术安全管理中的控制措施、技术和管理要求，使组织能够确定、实施、监控和改进自己的信息安全管理。这些控制措施涉及到信息安全政策、组织、人员、设备、物理安全、通信安全、访问控制、系统开发、供应商关系管理、安全事件管理等方面。 该标准是信息技术安全管理的公认标准，适用于各种类型、规模和大小组织。在实施信息安全管理体系时，组织可以根据该标准制定相应的控制措施和程序，有效地保护信息资源，防止信息泄露和损失。同时，该标准还可以提高业务合作伙伴和客户对组织信息安全的信任度和满意度，提高组织的商业竞争力和可持续发展能力。 总之，GB/T 22081-2016/ISO/IEC 27002:2013是一份应用广泛的信息技术安全管理标准，它为组织的信息安全管理提供了指导和建议，帮助组织保护信息资源，增加客户信任度，提高商业竞争力。 ### 回答2： GB/T 22081-2016是国家标准的一个版本，它采用的是ISO/IEC 27002:2013标准作为参考。这个标准是信息安全管理系统（ISMS）的一个框架和指南，它提供了关于如何设计、实施、运行、监测、检查、维护和改进信息安全管理系统的指导意见。ISO/IEC 27002标准明确了安全政策、组织、人员、资产管理、访问控制、加密、物理和环境安全、通信和操作安全、系统开发和维护、供应商关系、安全事件管理和业务持续性管理等方面的要求。这些要求是帮助组织确保其信息系统安全的关键因素。 在实际应用过程中，组织可以根据自身的业务和风险特点，有选择地使用ISO/IEC 27002中的控制措施。并且，这个标准也可以作为组织实施其他信息安全管理标准和框架的基础，如PCI DSS、HIPAA等。此外，这个标准还可以帮助组织满足合规性要求，如GDPR、CCPA等个人数据保护法律和法规。 总之，GB/T 22081-2016/ISO/IEC 27002:2013标准是一个很有价值的指南和框架，它为组织提供了实施信息安全管理系统的指导和基础，可以帮助组织更好地保护其信息系统和信息资产。同时，这个标准也可以帮助组织满足合规性要求，遵守适用的法律和法规。 ### 回答3： GB/T 22081-2016/ISO/IEC 27002:2013是信息技术-安全技术-信息安全管理实践指南标准，也称为ISO 27002。该标准是为了帮助组织设计、实现、管理和维护信息安全管理系统而制定的。 该标准包含了信息安全管理的所有方面，包括组织安全、人员安全、物理安全、通信和运营安全、访问控制、系统开发和维护、风险管理和符合要求等方面。标准内容详实，便于各类组织自主实施信息安全管理。 对于企业来说，实施该标准有诸多好处。首先，信息安全管理系统的建立和运行可以帮助企业更好地识别、评估并应对安全风险，保障企业的信息资产安全。其次，ISO 27002标准是国际通用标准，实施这一标准可以提高企业的国际竞争力和声誉。最后，该标准的实施可以加深企业对信息安全管理的认知和了解，为企业的长远发展保驾护航。 综上所述，GB/T 22081-2016/ISO/IEC 27002:2013对于各类组织和企业来说都是一项非常重要的标准，它为信息安全管理提供了全面、系统的指南和要求，实施该标准能够为企业创造出更为安全、可靠的信息安全环境。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

硬件大爷

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值