MII,RMII,GMII,RGMII区别

最新推荐文章于 2024-10-02 11:33:24 发布
最新推荐文章于 2024-10-02 11:33:24 发布
阅读量1.1k 收藏 5
点赞数 1
文章标签： 嵌入式硬件
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_40310512/article/details/134038052
版权
本文详细介绍了MII（媒体独立接口）、GMII（通用媒体接口）和RGMII（简化GMII）在百兆和千兆网口中的接线图以及引脚定义。同时强调了PCB走线时的注意事项，如信号线长度限制、差分信号处理和阻抗控制等关键参数。
摘要由CSDN通过智能技术生成

一、MII,GMII为百兆网口
1.MII
①引脚接线图
在这里插入图片描述
②引脚定义
在这里插入图片描述
2.GMII
①引脚接线图
在这里插入图片描述
②引脚定义
在这里插入图片描述
二、GMII,RGMII为千兆网口
1.GMII
①GMII引脚接线图
②GMII引脚定义
在这里插入图片描述

2.RGMII
①RGMII引脚接线图
在这里插入图片描述

②RGMII引脚定义
在这里插入图片描述

三、PCB走线注意
① RGMII 模式下，MAC 的 RXD0～RXD3、RXDV 信号线长度以时钟信号 RXCK 的长度为基准，控制在300mil 以内；MAC 的 TXD0～TXD3、TXEN 信号线长度以时钟信号 TXCKOUT 的长度为基准，控制在300mil 以内；
②RGMII 走线总长不大于 5inch；
③网口 PHY 芯片到变压器的差分信号 MDI0+、MDI0-、MDI1+、MDI1、MDI2+、MDI2-、MDI3+、MDI3-差分线对长度控制在5mil，差分阻抗控制在 100Ω。

以太网PHY接口：MII RMII GMII RGMII SGMII
ARM-Linux
06-08 1630
1. MII/GMII(Gigabit Media Independent Interface) 1.1 MII/GMII signal 1.2 MAC <--> PHY 1) GMII: 2) MII: In 1000BASE-T mode, when the GMII interface is selected, a 125 MHz transmit clock is expected on GTX_CLK. Alth...
MII、RMII、GMII和RGMII，以太网接口中常见的几种标准接口
小灰灰的博客
02-22 2574
MII、RMII、GMII和RGMII是以太网接口中常见的几种标准接口，它们在硬件设计中有各自的特点和注意事项。
MII、RMII、SMII、GMII、RGMII、SGMII的区别
corlin6688的博客
07-14 4334
MII、RMII、SMII、GMII、RGMII、SGMII的区别
FPGA之RGMII转GMII接口
最新发布
m0_74164388的博客
10-02 1408
就是想说说为什么FPGA需要RGMII接口转GMII接口，同时为什么要这样转
MII/RMII/GMII/RGMII接口区别
FPGAer_QQ742875810的博客
06-29 1984
在千兆以太网中，常用的接口为 RGMII 和 GMII 接口。GMII（ Gigabit MII）： GMII 接口向下兼容 MII 接口， 支持 10Mbps、 100Mbps 和 1000Mbps的操作，数据位宽为 8 位，在 1000Mbps 传输速率下，时钟频率为 125Mhz。MII（ Medium Independent Interface，媒体独立接口）： MII 支持 10Mbps 和 100Mbps 的操作，数据位宽为 4 位，在 100Mbps 传输速率下，时钟频率为 25Mhz。
以太网详解一
肥嘟嘟的左卫门
09-15 4512
网络设备中肯定离开不MAC和PHY，本篇文章将详细介绍下以太网中一些常见术语与接口。 MAC和PHY结构 从硬件角度来看以太网是由CPU，MAC，PHY三部分组成的，如下图示意： 上图中DMA集成在CPU，CPU,MAC,PHY并不是集成在同一个芯片内，由于PHY包含大量模拟器件，而MAC是典型的数字电路，考虑到芯片面积及模拟/数字混合架构的原因，将MAC集成进CPU而将PHY留在片外，这种结构是最常见的。下图是网络接口内部结构图，虚框表示CPU，MAC集成在CPU中，PHY芯片通过MII接口与C.
MII和RGMII的区别
mkelehk的专栏
11-14 7131
上图是am3358芯片的物理层接口，RGMII和MII，可以看出管脚数量不一样，以及Clk的方向不一样，MII的Rx和Tx方向的时钟都是由PHY或者FPGA提供的，而RGMII则是谁发数据谁提供时钟，而且是双沿采样的。 ...
FPGA——三速自适应以太网设计（2）GMII与RGMII接口
Treasureljc的博客
03-06 2398
只在时钟的上升沿通过RGMII接口处理低四位，下个时钟上升沿再处理高四位。所以在上升沿和下降沿都输入输出同一个数据就行。输入和输出的时候，GMII的8位数据，先在时钟上升沿通过RGMII接口处理低四位，再在时钟的下降沿继续处理高四位。RGMII：ETH_RXCTL线同时表示有效和错误，有效和错误位相异或得到。GMII:发送端时钟由MAC端提供。下降沿变化数据，上升沿采集数据。
MII、GMII、RMII、SGMII、XGMII
你的灯在亮
03-23 4423
MII即媒体独立接口，也叫介质无关接口。它是IEEE-802.3定义的以太网行业标准。它包括一个数据接口，以及一个MAC和PHY之间的管理接口(图1)。 　　数据接口包括分别用于发送器和接收器的两条独立信道。每条信道都有自己的数据、时钟和控制信号。MII数据接口总共需16个信号。 　　管理接口是个双信号接口：一个是时钟信号，另一个是数据信号。通过管理接口，上层能监视和控制PHY。   　　
各种MII详解(MII,GMII,RGMII,RMII,SMII,SSMII,TBI,RTBI).pdf
09-17
MII 是英文 Medium Independent Interface的缩写，翻译成中文是...的类型有很多，常用的有 MII 、RMII 、SMII、SSMII、SSSMII、GMII 、RGMII 、 SGMII、TBI、RTBI、XGMII 、XAUI 、XLAUI 等。下面对它们进行一一介绍。
同时支持MII RMII GMII RGMII接口的网络PHY芯片
05-27
有多种网络PHY芯片同时支持MII RMII GMII RGMII接口，例如： 1. Broadcom BCM54616S：支持10/100/1000BASE-T，同时支持MII/RMII/GMII/RGMII接口。 2. Marvell Alaska 88E1512：支持10/100/1000BASE-T，同时支持MII/...
gmii_rgmii.v
01-06
代码实现gmii接口与rgmii接口的转换，PHY芯片不需要2ns延迟，自己仿真验证没有问题，希望大家互相学习讨论，代码如果有缺陷，希望各位大神前辈不吝指教。
mii/gmii/rgmii
11-17
本文主要分析MII/RMII/SMII，以及GMII/RGMII/SGMII接口的信号定义，及相关知识，同时本文也对RJ-45接口进行了总结，分析了在10/100模式下和1000M模式下的设计方法。
MII、 RMII、 GMII、 RGMII 接口介绍
Jayson 博客
04-23 1万+
ETH_TXCTL 和 ETH_RXCTL 控制信号同样采用 DDR 的方式在一个时钟周期内传输两位控制信号，即上升沿发送/接收数据使能（TX_EN/RX_ DV）信号，下降沿发送/接收使能信号与错误信号的异或值（TX_ERR xor TX_EN、 RX_ERR xor RX_DV）。即简化千兆比特媒体独立接口，数据位宽为4 位，1000Mbps 速率下，时钟频率为 125MHz；即媒体独立接口，数据位宽为 4 位，100Mbps 速率下，时钟频率为 25MHz；
MII,RMII,SMII,GMII,RGMII,SGMII
追寻梦想与理想的踪迹
05-07 1万+
玩嵌入的同门不论是硬件还是软件，都应该了解 MII，RMII，SMII，GMII，RGMII，SGMII的区别；自己整理了一下，供参考 简单讲这些接口是用于连接MAC和PHY的。 ...
以太网MII、RMII、GMII、RGMII（三）
qq_42357877的博客
06-16 1591
RMII接口收发的数据位宽为2bit，因此管脚数目大为减少，在高密端口PHY中应用较多，但是由于其是MAC和PHY共用一个参考时钟，接口之间的距离不能太远；一般的GMII接口都有两个发送参考时钟：TX_CLK和GTX_CLK，两者的方向是不一样的，前者有PHY提供（同MII），后者由MAC或外部参考时钟源提供，绝大多数GMII接口都是兼容MII接口的，在用作MII模式时，使用TX_CLK和8根数据线中的4根。MII接口中的接收时钟和发送时钟是分开的，而且都是由PHY芯片提供给MAC芯片的。
基于FPGA的GMII与RGMII接口相互转换（包含源工程文件）
01-31 4674
本文主要是实现GMII和RGMII接口的相互转换，因为在FPGA内部数据处理时，往往是单沿传输数据，所以需要通过一个模块把双沿传输的数据转换为单沿传输的数据，然后传输给FPGA内部模块进行处理。
MII、RMII、GMII、RGMII接口详解及硬件设计注意事项
热门推荐
想你所想，做你所做
03-22 6万+
MII MII（Media Independent interface）即介质无关接口，它是IEEE-802.3定义的行业标准，是MAC与PHY之间的接口。MII数据接口包含16个信号和2个管理接口信号，如下图所示： 信号定义如下： MAC 通过MIIM 接口读取PHY 状态寄存器以得知目前PHY 的状态。例如连接速度、双工的能力等。也可以通过 MIIM设置PHY的寄存器达到控制的目的。例如流控的打开关闭、自协商模式还是强制模式等。MII以4位半字节方式传送数据双向传输，时钟速率25MHz。其工作速率可
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

硬件大爷

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值