- 博客(1)
- 资源 (1)
- 问答 (3)
- 收藏
- 关注
RSS订阅原创 门控时钟与时钟使能
在FPGA设计中，我们经常会使用分频的方法来得到一个我们需要的时钟频率，而在很多开发板厂家配套的教程里，他们常常会使用计数器分频得到的高低电平时钟来当做驱动时钟，这种方法简单易懂，但是，在工程设计中，这种方法是不被允许的。门控时钟门控时钟就是使用计数器和逻辑门翻转来产生的时钟，下面是典型的门控时钟//生成I2C的SCL的四倍频率的驱动时钟用于驱动i2c的操作always @(posedge sys_clk or negedge rst_n) begin if(rst_n == 1'b0) b
2020-10-31 11:13:01
2648
1
任意小数分频（占空比50%）
大致原理可以看我的博客。（重要：下载前请看博客）地址：https://blog.csdn.net/qq_40483920/article/details/107899991 在双模前置法的基础上，采用自己花两天时间设计的波形拼接的方式，设计得到50%占空比的小数分频，可以实现任意小数分频（占空比50%）。（资源包括源文件和仿真文件）
2020-08-10
TA创建的收藏夹 TA关注的收藏夹
TA关注的人