![](https://img-blog.csdnimg.cn/20201014180756925.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA/IC笔试面试
FPGA/IC笔试面试
QNee
这个作者很懒,什么都没留下…
展开
-
流水线设计思想
在硬件电路设计中,流水线设计思想是一种很重要的设计思想,这种思想是一种用面积换速度的思想,用更多的资源来实现高速。(面积就是需要的硬件数量,如触发器的数量)顾名思义,流水线思想,就像工厂中的流水线一样。假设是一个手机组装的流水线,一个三个步骤:A,将电池装入手机起来;B,将屏幕组装起来;C,将外壳组装起来。在上面的三个步骤中,流水线的实现就是:A步骤实现后,将手机发往B,然后A继续组装电池,而不会等待C完成再组装;B和C也是一样。流水线思想就是自己完成自己的功能,不会等待。这在硬件电路中就是一种并行的原创 2020-09-06 21:32:56 · 1939 阅读 · 0 评论 -
FPGA/IC笔试面试(一):异步FIFO最小深度计算
目录突发数据长度(Burst Length)常见FIFO深度计算情况一、写时钟 > 读时钟(写比读快)1、读写都没有空闲周期2、读写有空闲周期二、写时钟 = 读时钟(写读一样快)1、读写没有空闲周期,且相位相等2、读写没有空闲周期,相位不等3、读写有空闲周期,无相位差三、写时钟 < 读时钟(读比写快)1、读写没有空闲周期3、读写有空闲周期四、最坏情况(背靠背)1、背靠背2、背靠背计算四、最常考(问)的情况异步FIFO是一种常用的跨时钟域的设计,应用非常广泛。在平常设计中,我们都是调用IP核,设原创 2020-08-26 11:32:12 · 2854 阅读 · 2 评论